[发明专利]用于减少栅极电阻的接触结构及其制造方法

说明书

技术领域

本发明涉及一种半导体器件，具体的说，本发明涉及一种衬底上具有栅极且栅极与源极/漏极(S/D)相邻的半导体器件。

背景技术

本发明大体上涉及半导体器件的制造，且更具体地说是涉及具有带有降低了的栅极电阻的接触结构的半导体器件。提供如信号传递的电传导线在电子器件和半导体集成电路(IC)器件中是必要的。通过在所需要位置中的导电插塞连接不同层上的的导线从而提供预期的作用。半导体制造工艺中的连续进步带来了具有更好部件和/或更高集成程度的半导体器件。半导体器件包括的各个部件中，接触结构通常提供电路器件和/或互连层之间的电连接。

含有接触结构的典型半导体器件具有半导体衬底上的栅极结构和半导体衬底中在横向上与栅极结构邻近的源极/漏极区。在层间介质(ILD)中形成接触孔然后用导电材料填充如钨接触从而电连接栅极结构。然而，钨接触提供不利的高栅极电阻。

因此需要提供具有接触结构的半导体器件以及用于降低栅极电阻的制造方法从而改进电阻/电容连接(RC延迟)。

发明内容

针对现有技术中的问题，本发明提供了一种半导体器件，包括：栅极结构，位于半导体衬底上；源极/漏极区域，在横向上邻近所述半导体衬底中的所述栅极结构；第一介电层，覆盖所述栅极结构和所述源极/漏极区域，其中所述第一介电层具有位于所述源极/漏极区域上方的第一接触孔；第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；第二介电层，在所述第一介电层和所述第一接触插塞上方；第二接触孔，形成在所述第一介电层和所述第二介电层中；第二接触插塞，由填充所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；和互连结构，基本形成在所述第二介电层中，所述互连结构与所述第一接触插塞电连接；其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻。

根据本发明所述的半导体器件，其中所述第一导电材料至少包括钨或钨基合金的其中之一。

根据本发明所述的半导体器件，其中所述第二导电材料至少包括铜或铜基合金之一。

根据本发明所述的半导体器件，其中所述互连结构由所述第二导电材料形成。

根据本发明所述的半导体器件，还包括处于所述第一介电层和所述第二介电层之间的蚀刻停止层。

根据本发明所述的半导体器件，还包括位于所述栅极结构和所述源极/漏极区域上的硅化物层，其中所述第一接触孔暴露所述源极/漏极区域上的所述硅化物层。

根据本发明所述的半导体器件，还包括处于所述第一介电层和所述硅化物层之间的接触蚀刻停止层，其中所述第一接触孔穿过所述第一介电层和所述接触蚀刻停止层从而暴露出所述硅化物层。

根据本发明所述的半导体器件，还包括覆盖所述栅极结构的接触蚀刻停止层，其中所述第二接触孔穿过所述第一介电层和所述第二介电层以及所述接触蚀刻停止层从而暴露所述硅化物层。

根据本发明所述的一种半导体器件，包括：栅极结构，位于半导体衬底上；源极/漏极区域，横向上邻近所述半导体衬底中的所述栅极结构；第一介电层，覆盖所述栅极结构和所述源极/漏极结构，其中所述第一介电层具有在所述源极/漏极区域上的第一接触孔；第一接触插塞，由填充所述第一接触孔的第一导电材料形成，其中所述第一接触插塞与各自的源极/漏极区域电连接；第二介电层，位于所述第一介电层和所述第一接触插塞上方；第二接触孔，形成在所述第一介电层和所述第二介电层中；第二接触插塞，由填充基本上位于所述第一介电层中的所述第二接触孔的第二导电材料形成，其中所述第二接触插塞与所述栅极结构电连接；第一互连结构，基本形成在所述第二介电层中，所述第一互连结构与所述第二接触插塞电连接；和第二互连结构，基本形成在所述第二介电层中，并与所述第一接触插塞电连接；其中所述第二导电材料与所述第一导电材料不同，且所述第二导电材料具有比所述第一导电材料低的电阻。

根据本发明所述的半导体器件，其中所述第一导电材料至少包括钨或钨基合金中之一。

根据本发明所述的半导体器件，其中所述第二导电材料至少包括铜或铜基合金中之一。

根据本发明所述的半导体器件，其中所述第一互连结构和所述第二互连结构由所述第二导电材料形成。

根据本发明所述的半导体器件，还包括位于所述第一介电层和所述第二介电层之间的蚀刻停止层。

根据本发明所述的半导体器件，还包括位于所述栅极结构和所述源极/漏极区域上的硅化物层，其中所述第一接触孔暴露所述源极/漏极区域上的所述硅化物层。