[发明专利]布线电路板的制造方法无效
申请号: | 201110325723.5 | 申请日: | 2011-10-21 |
公开(公告)号: | CN102573332A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 龟井胜利;杉本悠;金川仁纪 | 申请(专利权)人: | 日东电工株式会社 |
主分类号: | H05K3/40 | 分类号: | H05K3/40 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇;张会华 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 布线 电路板 制造 方法 | ||
技术领域
本发明涉及一种布线电路板的制造方法,详细地讲是涉及一种适合用作带电路的悬挂基板的布线电路板的制造方法。
背景技术
公知有一种包括金属支承基板、形成在金属支承基板上的基底绝缘层及形成在基底绝缘层上的导体图案的带电路的悬挂基板,该带电路的悬挂基板能够搭载磁头地用于硬盘驱动器等。另外,导体图案连接于磁头和外部基板,电信号通过导体图案在磁头与外部基板之间传送。
另外,为了降低由金属支承基板和导体图案的电位差引起的噪音,提出了一种通过与金属支承基板导通的接地端子接地连接导体图案而成的带电路的悬挂基板(例如参照日本特开2006-12205号公报)。
在日本特开2006-12205号公报的带电路的悬挂基板中,在金属支承基板上形成具有基底开口部的基底绝缘层,接着,在自基底开口部暴露出的金属支承基板上形成金属薄膜(种膜),接着,通过镀工艺在金属薄膜上形成接地端子。即,接地端子隔着金属薄膜形成在金属支承基板上。
但是,在日本特开2006-12205号公报的带电路的悬挂基板中,由于金属薄膜与金属支承基板的密合性不充分,因此,存在接地端子自金属支承基板剥离的情况。
特别是从导体图案的高密度化的方面考虑,在接地端子狭小地形成的情况下,金属支承基板与金属薄膜的接触面积变小。因此,需要提高金属支承基板与金属薄膜的密合性。
发明内容
本发明的目的在于提供一种能够提高导体薄膜与金属支承层的密合性、从而能够有效地防止金属连接部自金属支承层剥离的布线电路板的制造方法。
本发明的布线电路板的制造方法的特征在于,该制造方法包括以下工序:准备金属支承层;在上述金属支承层上,以形成有开口部的方式形成绝缘层;在上述绝缘层上及自上述绝缘层的上述开口部暴露出的上述金属支承层上形成导体薄膜;加热上述导体薄膜;在形成于上述绝缘层上的上述导体薄膜上形成导体图案;在形成于自上述绝缘层的上述开口部暴露出的上述金属支承层上的上述导体薄膜上,与上述导体图案连续地形成金属连接部。
本发明的布线电路板的制造方法还优选在形成上述金属连接部的工序之前实施加热上述导体薄膜的工序。
在本发明的布线电路板的制造方法中,还优选在加热上述导体薄膜的工序中,将上述导体薄膜以180℃~350℃加热1小时~3小时。
在本发明的布线电路板的制造方法中,还优选在形成上述导体薄膜的工序中,以厚度10nm~1000nm形成上述导体薄膜。
在本发明的布线电路板的制造方法中,还优选在形成上述导体薄膜的工序中,通过真空蒸镀形成上述导体薄膜,在形成上述金属连接部的工序中,通过镀工艺形成上述金属连接部。
在本发明的布线电路板的制造方法中,还优选在形成上述导体图案的工序中,将上述导体图案以包含接地布线和信号布线的方式形成,在形成上述金属连接部的工序中,将上述金属连接部与上述接地布线连续且相对于上述信号布线独立地形成。
在本发明的布线电路板的制造方法中,还优选在形成上述导体图案的工序中,将上述导体图案以包含多个信号布线的方式形成,在形成上述金属连接部的工序中,将上述金属连接部以与配置在上述多个信号布线中的一个信号布线的两侧的信号布线连续的方式形成,并且,将一对上述金属连接部以通过上述导体薄膜和上述金属支承层导通的方式形成。
采用本发明的布线电路板的制造方法,由于加热导体薄膜,因此,能够提高导体薄膜与金属支承层的密合性,从而能够有效地防止金属连接部自金属支承层剥离。
因此,能够提高金属连接部与金属支承层的连接可靠性。
附图说明
图1表示利用本发明的布线电路板的制造方法的一个实施方式得到的带电路的悬挂基板的俯视图。
图2表示沿着图1所示的带电路的悬挂基板的信号布线的剖视图。
图3表示图1所示的带电路的悬挂基板的接地连接部的放大俯视图。
图4是对制造图1所示的带电路的悬挂基板的方法进行说明的工序图,是沿着图1中的A-A的剖视图,
图4的(a)表示准备金属支承层的工序,
图4的(b)表示形成基底绝缘层的工序,
图4的(c)表示形成导体薄膜的工序,
图4的(d)表示形成抗镀层的工序,
图4的(e)表示形成导体图案和接地连接部的工序,
图4的(f)表示除去抗镀层的工序,
图4的(g)表示除去自导体图案和接地连接部暴露出的导体薄膜的工序,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日东电工株式会社,未经日东电工株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110325723.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用于家用电器的控制面板组件
- 下一篇:成像器件及照相机系统