[发明专利]存储器的制造方法

说明书

技术领域

本发明涉及一种集成电路工艺制造方法，尤其涉及一种存储器的制造方法。 

背景技术

存储器用于存储大量数字信息，最近据调查显示，世界范围内存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越高密度的各种类型存储器，如RAM(随机存储器)，DRAM(动态随机存储器)，ROM(只读存储器)，EPROM(可擦出可编程只读存储器)，FLASH(闪存存储器)和FRAM(铁电存储器)等，其中，闪存存储器(FLASH)已经成为非易失性半导体存储技术的主流，广泛应用于诸如智能卡、SIM卡、微控制器、手机等电子产品中。 

请参考图1～图5所示，其为现有技术中一种存储器的制造过程中结构示意图。 

如图1所示，首先提供一半导体衬底10，所述半导体衬底10上依次形成有氧化层12、浮栅层14、ONO(氧化硅-氮化硅-氧化硅)层16、控制栅层18、罩氧化层(Cap Oxide)20和底部抗反射涂层22，其中所述浮栅层14中具有隔离凹槽30，所述隔离凹槽30能够防止后续形成的浮栅形成桥接； 

接着，在所述底部抗反射涂层22上涂抹光刻胶，并对光刻胶进行曝光、显影以形成图案化光刻胶24，所述图案化的光刻胶24位于将要形成控制栅和浮栅的位置之上，然后，以所述图案化的光刻胶24为掩膜，刻蚀去除底部抗反射涂层22和罩氧化层20，形成如图2所示结构； 

接着，继续以所述图案化的光刻胶24为掩膜，刻蚀控制栅层18，以暴露出所述ONO层16，此步骤中所述隔离凹槽300中的控制栅层18被全部刻蚀掉， 形成如图3所示结构； 

然后，继续刻蚀ONO层16，由于刻蚀工艺很难精确的控制刻蚀终点，通常会出现过刻蚀现象(Over-Etch)，即，会进一步刻蚀掉ONO层16下方的部分厚度的浮栅层14以及隔离凹槽300中氧化层12，甚至是半导体衬底10也会被刻蚀，如图4所示，造成半导体衬底10的损伤； 

如图5所示，在最后刻蚀浮栅层14以形成浮栅层的过程中，还将刻蚀半导体衬底10，从而进一步损伤半导体衬底10，导致形成更深的凹陷40，如此会使源/漏极的离子注入区被刻蚀掉，增大了源/漏极端串联电阻，降低源/漏极的性能，并且会增大后续形成的层间介质层的填充难度，从而影响存储器的性能。 

发明内容

本发明的目的是提供一种可降低半导体衬底损伤的存储器的制造方法。 

为解决上述问题，本发明提供一种存储器的制造方法，包括： 

提供一半导体衬底，所述半导体衬底上依次形成有氧化层、浮栅层、ONO层、控制栅层、罩氧化层和底部抗反射涂层，所述浮栅层中具有隔离凹槽； 

在所述底部抗反射涂层上形成图案化的光刻胶，所述图案化的光刻胶遮蔽形成浮栅、控制栅的位置； 

进行第一次刻蚀，刻蚀去除所述底部抗反射涂层、罩氧化层和部分控制栅层； 

进行第二次刻蚀，刻蚀去除所述控制栅层，以形成控制栅，并保留位于所述隔离凹槽中的控制栅层的部分厚度； 

进行第三次刻蚀，刻蚀所述ONO层，保留位于所述隔离凹槽中的控制栅层和ONO层的部分厚度； 

进行第四次刻蚀，刻蚀所述浮栅层以及剩余的控制栅层和ONO层，以形成浮栅； 

去除剩余所述图案化的光刻胶、底部抗反射涂层以及罩氧化层。 

进一步的，在所述第一次刻蚀中，刻蚀气体为CF₄，气体流量为80～120sccm，离子产生的RF能量范围为200～300W，离子控制电压为-190V～-180V，刻蚀环境压力为5～10mTorr。 

进一步的，在所述第二次刻蚀中，刻蚀气体为Cl₂、He、O₂和HBr，所述Cl₂、He、O₂和HBr的气体流量范围分别为40～60sccm、1.5～3.5sccm、0.5～1.5sccm和120～170sccm，离子产生的RF能量200～300W，离子控制电压为-195～-185V，刻蚀的环境压力15～25mTorr。 

进一步的，在所述第三次刻蚀中，刻蚀气体为He和CF₄，所述He和CF₄的气体流量分别为150～250sccm和50～150sccm，离子产生的RF能量为400～500W，离子控制电压为-195～-185V，刻蚀环境压力为8～12mTorr。