[发明专利]阵列基板及使用该阵列基板的显示设备

说明书

技术领域

本发明涉及一种显示设备，尤其涉及一种显示设备的像素结构。

背景技术

目前常见的电子纸显示设备中，为了减轻其薄膜晶体管阵列基板漏电的情形，薄膜晶体管阵列基板的每一像素结构通常配置有两个串联的薄膜晶体管。

图1是现有像素结构的两个串联的薄膜晶体管的示意图。请参考图1，现有技术中，每一像素结构包括串联的第一薄膜晶体管110与第二薄膜晶体管120。第一薄膜晶体管110包括第一栅极112、第一源极114、第一漏极116以及第一半导体图案118。第一栅极112、第一源极114、第一漏极116以及第一半导体图案118分别呈矩形，第一源极114与第一漏极116分别与第一栅极112局部重叠。第一半导体图案118配置于第一栅极112上方，且部分第一半导体图案118被第一源极114及第一漏极116覆盖。

第二薄膜晶体管120包括第二栅极122、第二源极124、第二漏极126以及第二半导体层128。第二栅极122、第二源极124、第二漏极126以及第二半导体层128分别呈矩形，第二源极124与第二漏极126分别与第二栅极122局部重叠。第二半导体层128配置于第二栅极122上方，且部分第二半导体层128被第二源极124及第二漏极126覆盖。此外，第一漏极116连接第二源极124，且第一漏极116与第二源极124构成矩形电极。

在现有技术中，第一源极114与第一栅极112之间的重叠区域会产生杂散电容，且第二漏极126与第二栅极122之间的重叠区域也会产生杂散电容。因杂散电容会增加像素结构的消耗功率，所以有必要设法减少杂散电容。然而，在现有技术中，为了使第一源极114与第一栅极112之间的通道以及第二源极124与第二栅极122之间的通道具有合适的宽度W以及长度L，第一源极114、第一漏极116、第二源极124以及第二漏极126的面积无法缩减。因此，第一源极114与第一栅极112之间的重叠区域以及第二漏极126与第二栅极122之间的重叠区域无法有效缩减，导致杂散电容偏高。

发明内容

本发明提供一种阵列基板，以降低消耗功率。

本发明另提出一种显示设备，以降低消耗功率。

为了达到上述优点或其它优点，本发明的一个实施例提出一种阵列基板，其包括基板、多条扫描线以及多条数据线。扫描线沿第一方向配置于基板上，数据线沿第二方向配置于基板上并与扫描线绝缘相交以定义出多个像素结构，其中第一方向垂直于第二方向，且每一像素结构包括第一薄膜晶体管、第二薄膜晶体管以及像素电极。第一薄膜晶体管包括第一栅极、第一源极以及第一漏极。第一栅极连接至扫描线，第一源极配置于第一栅极上方并与第一栅极部分重叠。第一源极的一端连接至数据线。第一漏极配置于第一栅极上方，第一漏极具有至少一个第一凹槽，且部分第一源极位于此至少一个第一凹槽内。第二薄膜晶体管包括第二栅极、第二源极以及第二漏极。第二栅极连接至扫描线，第二源极配置于第二栅极上方，并连接第一漏极。第二源极具有至少一个第二凹槽。第二漏极配置于第二栅极上方，并与第二栅极部分重叠，而部分第二漏极位于此至少一个第二凹槽内。像素电极连接至第二漏极。

在本发明的一个实施例中，上述第一栅极与第二栅极之间存有间隙。

在本发明的一个实施例中，上述第一栅极与第二栅极彼此相连。

在本发明的一个实施例中，上述至少一个第一凹槽的槽口与至少一个第二凹槽的槽口朝向相反方向。

在本发明的一个实施例中，上述第一漏极包括第一连接段以及从第一连接段延伸而出的多个第一延伸段，多个第一延伸段彼此相对，至少一个第一凹槽位于多个第一延伸段与第一连接段之间，第二源极包括与第一连接段相连的第二连接段以及从第二连接段延伸而出的多个第二延伸段，多个第二延伸段彼此相对，至少一个第二凹槽位于多个第二延伸段与第二连接段之间。

在本发明的一个实施例中，上述至少一个第一凹槽与至少一个第二凹槽的数量分别为一个，且第一漏极与第二源极连接成H型电极。

在本发明的一个实施例中，上述第一源极与第二漏极分别为条状电极。

在本发明的一个实施例中，上述至少一个第一凹槽的数量为多个，而第一源极包括多个条状电极。

在本发明的一个实施例中，上述至少一个第二凹槽的数量为多个，而第二漏极包括多个条状电极。