[发明专利]基于FPGA实现伺服驱动器的任意数分频方法及任意数分频器

权利要求书

1.一种基于FPGA实现伺服驱动器的任意数分频方法，其特征在于，包括：

110、对A相、B相反馈脉冲信号进行滤波；

120、对滤波后的A相、B相信号进行正交脉冲解码，并输出正交脉冲方向和正交解码脉冲；

130、根据正交脉冲方向和正交解码脉冲进行计数；

140把130步得出的计数值与分频比的分子相乘，并将所得的积存入被除数寄存器，把分频比的分母存入除数寄存器；

150调用除法器进行计算，并把所得商值存入寄存器；

160、将150步所得商值与该商值前面相邻的商值相比较，判断150步所得商值是否发生变化，如果该商值发生变化，输出脉冲置高电平；如果该商值没有发生变化，输出脉冲置低电平；

170把160步骤输出脉冲和120步骤正交脉冲方向同时输入到脉冲发生器，脉冲发生器会根据逻辑时序产生分频后的脉冲。

2.根据权利要求1所述任意数分频方法，其特征在于，所述步骤120进一步包括：

121 上电初始化，把正交解码脉冲和正交脉冲方向置零；

122 当A相输入脉冲电平为高，则正交解码脉冲输出电平为高，正交脉冲方向置1，并进入步骤123；当B相输入脉冲电平为高，则正交解码脉冲输出电平高，正交脉冲方向置0，并进入步骤125；

123 当B相输入脉冲电平为高，则正交解码脉冲输出电平为高，正交脉冲方向置1，并进入步骤124；当A相输入脉冲电平为低，则正交解码脉冲输出电平高，正交脉冲方向置0，并进入步骤122；

124 当A相输入脉冲电平为低，则正交解码脉冲输出电平为高，正交脉冲方向置1，并进入步骤125；当B相输入脉冲电平为低，则正交解码脉冲输出电平高，正交脉冲方向置0，并进入步骤123；

125 当B相输入脉冲电平为低，则正交解码脉冲输出电平为高，正交脉冲方向置1，并进入步骤122；当A相输入脉冲电平为高，则正交解码脉冲输出电平高，正交脉冲方向置0，并进入步骤124。

3.根据权利要求1所述任意数分频方法，其特征在于，所述步骤170进一步包括：

171 上电初始化，把输出正交脉冲OA和OB电平置低；

172 把输出正交脉冲OA和OB电平置低，当输入脉冲为高电平且正交脉冲方向也为高电平时，则进入步骤173；当输入脉冲为高电平且正交脉冲方向为低电平时，则进入步骤175；

173 把输出正交脉冲OA电平置高，OB电平置低；当输入脉冲为高电平且正交脉冲方向也为高电平时，则进入步骤174；当输入脉冲为高电平且正交脉冲方向为低电平时，则进入步骤172；

174 把输出正交脉冲OA电平置高，OB电平置高；当输入脉冲为高电平且正交脉冲方向也为高电平时，则进入步骤175；当输入脉冲为高电平且正交脉冲方向为低电平时，则进入步骤173；

175 把输出正交脉冲OA电平置低，OB电平置高；当输入脉冲为高电平且正交脉冲方向也为高电平时，则进入步骤172；当输入脉冲为高电平且正交脉冲方向为低电平时，则进入步骤174。

4.一种基于FPGA实现的任意数分频器，其特征在于，包括：信号滤波单元、正交解码单元、脉冲计数单元、乘法器单元，除法器单元、数值鉴别单元、脉冲发生单元；其中：

所述信号滤波单元，用于把A相输入脉冲信号、B相输入脉冲信号进行滤波，滤除尖脉冲等干扰信号；

所述正交解码单元，用于把滤波后的A相、B相信号进行正交解码，输出正交解码脉冲和正交脉冲方向信号；

所述脉冲计数单元，用于根据正交解码脉冲和正交脉冲信号来进行计数，并将计数值保存到寄存器；

所述乘法器单元，用于把脉冲计数值与分频比的分子相乘，并把值保存到被除数寄存器；

所述除法器单元，用于把乘法器输出值与分频比的分母相除，并把商值保存到寄存器；

所述数值鉴别单元，用于鉴别商值是否有变化；如果有变化，则输出高电平；如果无变化，则输出低电平；

所述脉冲发生单元，用于根据正交脉冲方向和数值鉴别单元输出脉冲而生成的两路分频后的正交脉冲。