[发明专利]基于FPGA实现伺服驱动器的任意数分频方法及任意数分频器

说明书

技术领域

本发明涉及伺服驱动以及分频方法技术领域，更具体的说是涉及一种应用于伺服驱动器的任意数分频方法以及基于FPGA实现的任意数分频器。

背景技术

    目前，伺服驱动器在工业自动化领域得到广泛的应用，而在应用伺服驱动器的绝大部分场合都会用到编码器反馈脉冲的分频输出。分频输出的脉冲一般会接入到控制系统中，控制系统会根据接收到的反馈脉冲数进行机器动作的控制。所以，编码器反馈脉冲的分频输出相当重要，它关系到控制系统乃至整个机器能否正确执行动作。

在目前的伺服驱动器中，国外品牌的一般具有任意数分频，而国产伺服大部分都还只具有整数分频，不过整数分频应用场合受限。部分具有任意数分频的也还存在分频的频率不够均匀，脉冲个数不够精确等缺点。伺服驱动器的编码器反馈脉冲具有频率不确定性、脉冲个数不确定性，而且是两路正交脉冲，但是其分频输出脉冲必须按照分频比精确的输出脉冲频率和脉冲个数，而且绝对不能够有累积误差，还必须保证输出的两路脉冲保持正交相位。这对其分频算法提出了较高的要求。

在目前现有的分频技术中，有很多是针对单一频率的脉冲进行分频，而且对输出的脉冲只要求频率均匀，并没有脉冲个数的要求，当然比较简单，主要有锁相环法，直线插补法等。在伺服驱动器中应用的分频技术，目前主要有基于计数器的整数分频和基于双模前置的小数分频，一般都是在FPGA中实现。

整数分频，分为偶数分频和奇数分频，一般采用计数器来实现。当进行偶数分频时，对输入脉冲的上升沿计数，当计数器值从0到N/2-1时，输出脉冲电平进行翻转，并对计数器进行复位，计数器从零开始计数。如此反复循环，就可以得到所需要的偶数分频脉冲。当进行奇数分频时，对输入脉冲的上升沿计数，当计数器值从0到(N-1)/2时，输出脉冲电平进行翻转，产生一路输出脉冲。对输入脉冲的下降沿也进行计数，当计数器值从0到(N-1)/2时，输出脉冲电平进行翻转，产生另一路输出脉冲。然后把这两路产生的脉冲进行相或运算，就可以得到所需要的奇数分频脉冲。

小数分频一般采用双模前置方法来实现。双模前置方法就是在若干个输入脉冲周期中根据分频数值使输出脉冲每隔几个周期多输出一个脉冲，从而使输出脉冲总体平均意义上获得一个小数分频比。这种方法输出的分频脉冲相位抖动较大，而且输出脉冲占空比不均匀。当伺服电机进行长时间反复旋转时，还会有比较大的累积误差。另外当小数位较多时，会占用非常多的FPGA资源，从现实来讲基本上不可实现。

综上所述，目前分频技术方案的主要缺点有：一是方案实现复杂，算法实现困难。二是分频输出的脉冲频率抖动大，占空比不均匀。三是有累积误差，会导致接收脉冲的控制系统判断错误，最终导致机器误动作。四是占用FPGA的资源量较大，特别是小数分频时，小数位数较多的情况下，几乎很难实现。

发明内容

鉴于现有技术的不足，本发明的目的在于提供一种能够应用于伺服驱动器的任意数分频方法，并且能够基于FPGA实现的任意数分频器。它具有实现简单，占用资源少，能够精确跟踪两路编码器反馈脉冲的频率，脉冲数，脉冲相位等。

本发明的技术方案是：提供一种基于FPGA实现伺服驱动器的任意数分频方法，包括如下步骤：

110、对A相、B相反馈脉冲信号进行滤波；

120、对滤波后的A相、B相信号进行正交脉冲解码，并输出正交脉冲方向和正交解码脉冲；

130、根据正交脉冲方向和正交解码脉冲进行计数；

140把130步得出的计数值与分频比的分子相乘，并将所得的积存入被除数寄存器，把分频比的分母存入除数寄存器；

150调用除法器进行计算，并把所得商值存入寄存器；

160、将150步所得商值与该商值前面相邻的商值相比较，判断150步所得商值是否发生变化，如果该商值发生变化，输出脉冲置高电平；如果该商值没有发生变化，输出脉冲置低电平；

170把160步骤输出脉冲和120步骤正交脉冲方向同时输入到脉冲发生器，脉冲发生器会根据逻辑时序产生分频后的脉冲。

作为对本发明的改进，所述步骤120进一步包括：

121 上电初始化，把正交解码脉冲和正交脉冲方向置零；

122 当A相输入脉冲电平为高，则正交解码脉冲输出电平为高，正交脉冲方向置1，并进入步骤123；当B相输入脉冲电平为高，则正交解码脉冲输出电平高，正交脉冲方向置0，并进入步骤125；