[发明专利]一种基于PowerPC架构的多功能低功耗总线通讯模块无效

专利信息
申请号: 201110332604.2 申请日: 2011-10-28
公开(公告)号: CN103092787A 公开(公告)日: 2013-05-08
发明(设计)人: 温世杰;李印国 申请(专利权)人: 中国航天科工集团第三研究院第八三五七研究所
主分类号: G06F13/24 分类号: G06F13/24
代理公司: 暂无信息 代理人: 暂无信息
地址: 300141*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 powerpc 架构 多功能 功耗 总线 通讯 模块
【权利要求书】:

1.一种基于PowerPC架构的军用多功能低功耗总线通讯模块,其特征在于:选用PowerPC系列的低端CPU与FPGA相结合,将MIL-STD-1553B、ARINC429和RS422三种数据总线统一为一种模式,集成到一块通讯板卡内;该模块应用于航空电子系统时,具备低功耗、高性能、高可靠性等优点。

2.如权力要求1所述的军用多功能、低功耗总线通讯模块,其特征在于:选用PowerPC系列的低端CPU MPC8315组成最小工作系统,负责总线通讯模块的数据读、写操作。MPC8315的最大工作频率为400MHz,内核的最大功耗为1.69W,用于挂接外围芯片的Local bus的最大功耗为0.056W。

3.如权力要求1所述的军用多功能、低功耗总线通讯模块,其特征在于:MIL-STD-1553B、ARINC429和RS422全部通接入FPGA,由FPGA统一为一种模式后,经本地总线接入MPC8315。同时,为了和硬件架构保持一致,在MPC8315底层BSP设计中,将三种数据总线的数据传输模式也统一采用GPCM协议。

4.如权力要求1所述的军用多功能、低功耗总线通讯模块,其特征在于:FPGA通过内部的逻辑控制,协调MIL-STD-1553B、ARINC429和RS422三种数据总线与CPU间的数据通讯。进行数据写操作时,FPGA对本地总线上的地址信号进行译码,转换成相应总线的写驱动信号;进行数据读操作时,FPGA利用时间片段协调中断信号,并对本地总线上的地址信号进行译码,转换成相应总线的读驱动信号。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航天科工集团第三研究院第八三五七研究所,未经中国航天科工集团第三研究院第八三五七研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110332604.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top