[发明专利]一种基于PowerPC架构的多功能低功耗总线通讯模块

说明书

技术领域

本发明属于数据通讯领域，将MIL-STD-1553B、ARINC429和RS422等数据通讯总线与低功耗的PowerPC架构CPU相结合，实现低功耗情况下多种数据总线间的协调工作。

背景技术

现代航空电子综合化技术的发展大大提高了飞机的性能，航空电子综合化的关键是机载通信网络的组建。而现役和正在研制的军用飞机绝大多数是基于MIL-STD-1553B、ARINC429和RS422等建立多路传输、总线分布式的航空电子通信系统。值得注意的是军机的高实时性、机动性和可靠性等特殊指标对航空电子通信系统提出了更高的要求。

通常的总线通讯解决方案，一是将各种数据总线分布于不同的板卡上，并与性能较差，但功耗较低的ARM系列CPU相结合。这一方案降低了单板的设计难度和功率消耗，但是增加系统整体的复杂度和功率消耗，同时稳定性和可靠性也较低。

另一种方案是，将各种数据总线集成到一块板卡上，与性能较高、但功耗大的x86系列CPU相结合。这一方案的优点是，单板集成度高，系统集成便利，缺点是功率消耗较大，对系统的散热设计要求很高，同时，高温环境对系统的稳定性和可靠性影响较大。

发明内容

针对这一问题，我们采用PowerPC架构的低端CPU结合FPGA的方式，将三种数据总线集成到一块板卡上。该方案利用FPGA的逻辑控制，将三种数据总线统一为一种模式，挂接在CPU的本地总线上，实现了低功耗、低性能CPU情况下的多种总线通讯。

根据型号研制的相关要求，我们选择的CPU为PowerPC系列的MPC8315，FPGA为Altera公司的EP3C40F484，三种总线接口为BU-61843、HI-3582和XR16V798IQ。本发明设计的多功能总线通讯模块的原理如附图1所示。

MIL-STD-1553B、ARINC429和RS422三种数据总线均接入FPGA内，FPGA根据当前的任务需求和优先级，将其中一种总线的数据通过Local bus送入CPU。这时，以MPC8315为核心的最小工作系统，相当于只针对一种总线进行数据通讯，大大降低了系统软件的复杂度和开销，进而降低了系统的功率消耗。

本发明的优点在于：(1)将MIL-STD-1553B、ARINC429和RS422三种数据总线集成到了一块板卡内；(2)通过FPGA进行逻辑控制和协调，统一数据通讯模式，降低了CPU的任务开销；(3)可以选择功耗低、性能略差的CPU芯片，从而降低整个通讯模块的功率消耗。

附图表说明

图1为基于PowerPC架构的多功能总线通讯模块原理图；

图2为以MPC8315为核心的最小工作系统原理图；

图3为FPGA写数据总线流程图；

图4为FPGA读数据总线流程图；

具体实施方式

如附图1所示的多功能总线通讯模块，主要包括以下三部分：硬件的组织架构；MPC8315底层BSP的配置；FPGA内部的逻辑控制和协调。

1)多功能总线通讯模块的硬件结构

MPC8315最小工作系统：包含一片MPC8315，4片SDRAM，一片CPLD和一片NORFlash，如附图2所示。MPC8315的最大工作频率为400MHz，内核的最大功耗为1.69W，用于挂接外围芯片的Local bus的最大功耗为0.056W。MPC8315在降低工作频率的同时，大大降低了系统的功率消耗，而主频降低导致的性能下降，可以通过后端的FPGA来弥补，这样就在保证正常工作的前提下，大大降低了系统的功耗。

挂接在CPU本地总线上的FPGA：在CPU本地总线这一端，FPGA与16位数据总线、25位地址总线、读写控制信号和片选信号相连，使得MPC8315对外部数据总线的读写操作，统一为对FPGA的读写操作，这样简化了系统软件的设计工作，降低了系统硬件的开销。

通过FPGA扩展的三种数据总线：MIL-STD-1553B、ARINC429和RS422全部通过I/O端口接入FPGA，并与其内部的自建数据总线相连。FPGA对Local bus地址总线上传递的信号进行译码，转换成相应数据总线的读、写信号，完成数据的接收与发送。

2)MPC8315底层BSP配置：

在硬件架构上，将三种数据总线的读写操作统一为一种模式后，还需要在底层驱动软件(BSP)中，统一数据总线的操作方式。