[发明专利]形成UMOS晶体管和ESD电路的方法

权利要求书

1.一种形成UMOS晶体管和ESD电路的方法，其特征在于，包括：

提供基底，所述基底具有凹槽，所述凹槽的侧壁和底部形成有栅介质层；

形成非掺杂的多晶硅层，覆盖所述基底且填满所述凹槽，基底上的非掺杂的多晶硅层具有第一厚度；

对凹槽内的非掺杂多晶硅层进行第一离子注入形成掺杂的多晶硅层，凹槽内掺杂的多晶硅层作为UMOS晶体管的栅极；

去除基底上第二厚度的多晶硅层；

去除基底上第二厚度的多晶硅层后，在ESD区域的多晶硅层形成掺杂类型相反的第一掺杂区和第二掺杂区，在所述基底内形成UMOS晶体管的源极，所述第二掺杂区包围第一掺杂区，所述ESD电路包括第一掺杂区和第二掺杂区。

2.如权利要求1所述的形成UMOS晶体管和ESD电路的方法，其特征在于，所述第一厚度为10k±100埃；所述第二厚度为4k±100埃；

或者，所述第一厚度为6k±100埃；所述第二厚度为0埃。

3.如权利要求1所述的形成UMOS晶体管和ESD电路的方法，其特征在于，对凹槽内非掺杂多晶硅层进行第一离子注入形成掺杂的多晶硅层之后，去除基底表面第二厚度的多晶硅层；

或者，去除基底表面第二厚度的多晶硅层之后，对凹槽内非掺杂多晶硅层进行第一离子注入形成掺杂的多晶硅层。

4.如权利要求1所述的形成UMOS晶体管和ESD电路的方法，其特征在于，所述在ESD区域的多晶硅层形成掺杂类型相反的第一掺杂区和第二掺杂区，在所述基底内形成UMOS晶体管的源极包括：

对ESD区域的多晶硅层进行第二离子注入形成第一掺杂区；

去除高出凹槽的掺杂的多晶硅层和基底上ESD区域外的多晶硅层；

对所述第一掺杂区的外围区域、UMOS晶体管的源极区域进行第三离子注入形成第二掺杂区、UMOS晶体管的源极，所述第三离子注入的类型与所述第二离子注入的类型相反。

5.如权利要求4所述的形成UMOS晶体管和ESD电路的方法，其特征在于，去除高出凹槽的掺杂的多晶硅层和基底上ESD区域外的多晶硅层之前，对ESD区域的多晶硅层进行第二离子注入形成第一掺杂区；

或者，去除高出凹槽的掺杂的多晶硅层和基底上ESD区域外的多晶硅层之后，对ESD区域的多晶硅层进行第二离子注入形成第一掺杂区。

6.如权利要求4所述的形成UMOS晶体管和ESD电路的方法，其特征在于，所述对ESD区域的多晶硅层进行第二离子注入形成第一掺杂区包括：

在基底上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层具有开口，所述开口暴露出ESD区域的多晶硅层；

以所述第一图形化的光刻胶层为掩膜对ESD区域的多晶硅层进行第二离子注入，形成第一掺杂区。

7.如权利要求4所述的形成UMOS晶体管和ESD电路的方法，其特征在于，去除高出凹槽的掺杂的多晶硅层和基底上ESD区域外的多晶硅层包括：

在基底上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层覆盖ESD区域、暴露出基底上ESD区域外的多晶硅层；

以所述第二图形化的光刻胶层为掩膜，去除高出凹槽的多晶硅层和基底上ESD区域外的多晶硅层。

8.如权利要求4所述的形成UMOS晶体管和ESD电路的方法，其特征在于，对所述第一掺杂区的外围区域、UMOS晶体管的源极区域进行第三离子注入形成第二掺杂区、UMOS晶体管的源极包括：

在基底上形成第三图形化的光刻胶层，所述第三图形化的光刻胶层覆盖第一掺杂区的中央区域、暴露出第一掺杂区的外围区域、暴露出UMOS晶体管的源极区域；

以所述第三图形化的光刻胶层为掩膜，对基底进行第三离子注入，形成第二掺杂区、UMOS晶体管的源极。

9.如权利要求1所述的形成UMOS晶体管和ESD电路的方法，其特征在于，所述基底包括：衬底，位于衬底上的外延层，位于外延层上的掺杂阱，所述外延层作为UMOS晶体管的漏极，所述外延层和源极之间的掺杂阱作为UMOS晶体管的沟道区。

10.如权利要求4所述的形成UMOS晶体管和ESD电路的方法，其特征在于，所述基底包括：衬底，位于衬底上的外延层；

形成第二掺杂区、源极之前，去除高出凹槽的多晶硅层和基底上ESD区域外的多晶硅层之后，还包括：以所述第二图形化的光刻胶层为掩膜，对所述外延层进行第四离子注入，形成UMOS晶体管的沟道区。