[发明专利]模式转变电路

说明书

技术领域

本发明涉及模式转变电路。

背景技术

由于生产工艺中的变化，不同晶圆中的P-型和N-型金属氧化物硅晶体管(PMOS和NMOS晶体管)具有不同的驱动能力或不同的从漏极到源极的工作电流(如不同的电流IDSsat)。当晶体管运行时具有高导电能力并且其电流IDSsat与正常或平均晶体管(“T”)中的正常电流IDSsat相比相对高时，晶体管被称为“快速”(“F”)。相反地，当晶体管具有低导电能力并且该晶体管的电流IDSsat与正常晶体管中的电流IDSsat相比相对低时，晶体管是“低速”(“S”)。当晶体管是快速时，晶体管的阈值电压如电压VT较低，并且晶体管更容易被施加在其栅极处的较低电压打开。符号TT，FF，FS，SF，SS是指一对NMOS晶体管和PMOS晶体管分别是正常正常，快速快速，快速低速，低速快速或低速低速。

一般，随机存取记忆体(SRAMs)中的待机和漏电流的变化取决于SRAMs中使用的晶体管的驱动能力。在关于SRAMs的方法中，作为二极管形成并且以脚部发挥作用的NMOS晶体管用于降低由漏电流引起的待机电流。然而，该方法，也增加待机模式中的存储器单元的最小工作电压。

发明内容

针对现有技术的缺陷，本发明提供了一种电路，包括：第一PMOS晶体管，所述第一PMOS晶体管具有第一PMOS漏极，第一PMOS源极，和第一PMOS栅极；第一NMOS晶体管，所述第一NMOS晶体管具有第一NMOS漏极，第一NMOS源极，和第一NMOS栅极；第二PMOS晶体管，所述第二PMOS晶体管具有第二PMOS漏极，第二PMOS源极，和第二PMOS栅极；以及第二NMOS晶体管，所述第二NMOS晶体管具有第二NMOS漏极，第二NMOS源极，和第二NMOS栅极；其中所述第一PMOS栅极用作输入端并且设置成接收以工作电压为基础的输入电压；所述第一PMOS漏极与所述第一NMOS漏极和所述第二PMOS栅极连接；所述第一PMOS源极与所述工作电压连接；所述第一NMOS栅极与所述工作电压连接；所述第二PMOS漏极与所述第二NMOS漏极连接，并且用作输出端；以及所述输出端设置成在第一逻辑状态和第二逻辑状态之间自动变化以响应所述工作电压中的变化和/或引起在所述输入端接收的电压电平变化的温度中的变化。

根据本发明所述的电路，还包括分压器，所述分压器与所述输入端连接并且设置成提供以所述工作电压为基础的输入电压电平。

根据本发明所述的电路，还包括与所述第二NMOS源极连接的二极管。

根据本发明所述的电路，还包括使能电路，所述使能电路配置成电接收所述输出端的输出信号和输入使能信号，并且产生设置成改变存储器单元模式的输出使能信号。

根据本发明所述的一种电路，包括：具有接地参考节点的存储器单元；与所述接地参考节点连接的开关；以及模式转变电路，所述模式转变电路具有与所述开关连接的输出端并且配置成自动使输出端的逻辑状态在第一输出逻辑状态和第二输出逻辑状态之间改变以响应工作电压和/或温度的变化，从而自动地设定存储器单元在所述接地参考节点处于第一参考电平的第一模式中或在所述接地参考节点处于与所述第一参考电平不同的第二参考电平的第二模式中。

根据本发明所述的电路，其中所述第一参考电平是逻辑低电平而且所述第二参考电平比所述第一参考电平相比高。

根据本发明所述的电路，其中所述开关是NMOS晶体管，所述NMOS晶体管具有与所述接地参考节点连接的漏极，与接地节点连接的源极，和与所述模式转变电路的所述输出端连接的栅极。

根据本发明所述的电路，其中所述模式转变电路设置成接收以所述工作电压为基础而产生的输入电平。

根据本发明所述的电路，还包括分压器，所述分压器设置成以所述工作电压为基础产生输入电平至所述模式转变电路。

根据本发明所述的电路，其中所述模式转变电路包括与NMOS晶体管串联连接的PMOS晶体管，并且所述模式转变电路设置成以所述PMOS晶体管和所述NMOS晶体管的导电状态为基础而自动改变所述输出端的所述逻辑状态。