[发明专利]硅通孔的形成方法

说明书

技术领域

本发明涉及半导体制造领域，具体的，本发明涉及一种硅通孔(Through Silicon Via，TSV)的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小。

三维集成电路是利用先进的晶片堆叠技术制备而成，其是将具不同功能的芯片堆叠成具有三维结构的集成电路(IC)。相较于二维结构的集成电路三维集成电路的堆叠技术不仅可使三维集成电路信息号传递路径缩短，更让三维集成电路的运作速度加快，且具低耗电的表现。要实现三维集成电路的堆叠技术，TSV技术是新一代使堆叠的芯片能够互连的技术。TSV技术让集成电路中芯片间的信号传递路径更短，因此三维集成电路的运作性能会更加快速，且由于没有堆叠芯片数目的限制，所以TSV技术成为目前热门的关键技术之一。

参考图1，为现有工艺形成硅通孔的流程图，包括：步骤S11，利用等离子刻蚀在晶圆表面刻蚀通孔；步骤S12，采用化学气相沉积方法在通孔表面形成绝缘层；步骤S13，金属化硅通孔，采取铜电镀方法填充通孔，并采用CMP移除多余的铜电镀层；步骤S14，进行晶圆背面磨削，暴露出铜导体层，完成硅通孔结构。

参考图2，示出了利用现有工艺形成的硅通孔剖面结构示意图，包括：硅衬底101、位于硅衬底101上的多个MOS管102、覆盖所述MOS管102的层间介质层103、覆盖通孔的绝缘层104以及填充通孔的铜导电层105。在步骤S14，通过晶圆背面磨削将晶圆厚度从几百微米减薄至几十微米过程中，由于现有磨削工艺较难控制、以及晶圆内部形态不均匀的特性，导致晶圆背面磨削速率不均匀，磨削工艺后的晶圆背面不平整，进而使得晶圆中大量MOS管在晶圆背面磨削过程中失效，所形成硅通孔环路的良品率下降。

在公开号为CN101483149A的中国专利申请中可以发现更多关于现有的硅通孔的形成方法。

发明内容

本发明解决的问题是提供一种硅通孔的形成方法，改善所形成硅通孔的良品率。

为解决上述问题，本发明提供了一种硅通孔的形成方法，包括：提供硅衬底，所述硅衬底上形成有层间介质层和贯穿所述层间介质层、且底部位于硅衬底中的通孔；形成覆盖所述通孔底部、侧壁及层间介质层的停止层；向所述通孔中填充导电材料，去除多余导电材料至露出层间介质层；对所述硅衬底进行第一次晶圆背面磨削，直至露出停止层；对所述硅衬底进行第二次晶圆背面磨削，直至露出导电材料，形成硅通孔。

可选的，所述停止层的材质为氮化硅。

可选的，所述覆盖通孔底部停止层的厚度在的范围内。

可选的，所述多余的导电材料通过CMP工艺去除。

可选的，形成所述覆盖通孔底部、侧壁及层间介质层的停止层之前还包括形成覆盖所述通孔底部、侧壁及层间介质层的刻蚀停止层；向所述通孔中填充导电材料，去除多余导电材料至露出层间介质层之前还包括：向所述通孔填充保护层，所述保护层覆盖通孔底部；对所述停止层进行无图形刻蚀至露出刻蚀停止层；去除所述通孔中的保护层。

可选的，所述刻蚀停止层的材质为氮化钛或氮化钽。

可选的，所述覆盖层间介质层的刻蚀停止层的厚度在范围内。

可选的，所述保护层的厚度在5～15um的范围内。

可选的，所述保护层的材质为光刻胶或BARC。

可选的，所述保护层通过灰化工艺去除。

可选的，通过含碳和氟的刻蚀气体对所述停止层进行无图形刻蚀。

可选的，所述导电材料的材质为铜或钨。

可选的，所述第一次晶圆背面磨削通过CMP进行。

可选的，所述第二次晶圆背面磨削通过CMP进行。

与现有技术相比，本发明具有以下优点：本发明硅通孔的形成方法通过在硅通孔填充导电材料之前沉积停止层来改善现有硅通孔形成工艺中因晶圆背面磨削工艺难控制、以及晶圆内部形态不均匀而造成的晶圆上大量MOS晶体管失效，提高所形成硅通孔环路的良品率。

附图说明

图1为现有工艺形成硅通孔的流程图；

图2为根据现有工艺形成的硅通孔剖面结构示意图；

图3为本发明硅通孔的形成方法的流程图；

图4至图13为本发明一个实施例的各阶段硅通孔的剖面结构示意图。

具体实施方式