[发明专利]EEPROM存储器及其制作方法

说明书

技术领域

本发明涉及半导体制作领域，尤其涉及一种EEPROM存储器及其制作方法。

背景技术

电可擦可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)，是一种掉电后数据不丢失的存储芯片；其可以在电脑上或专用设备上擦除已有信息，重新编程。EEPROM是非易失性存储器，其中的闪速EEPROM发展迅速。EEPROM结构比DRAM复杂，因此EEPROM的集成度很难提高。

典型的EEPROM有两个基本的结构：堆叠栅结构和分离栅结构。堆叠栅结构的EEPROM通常包括浮栅和设置于浮栅上的控制栅；分离栅结构的EEPROM包括控制栅、位于控制栅上的浮栅和分立的选择栅。制造堆叠栅结构的EEPROM比分离栅结构的EEPROM工艺流程简单，但是，堆叠栅结构的EEPORM通常会有过擦除问题，在读操作过程中就会有不期望出现的漏电流，而分离栅结构的EEPROM不会出现过擦除问题，因此具有分离栅结构的EEPROM使用范围更广。

图1～图5为现有技术EEPROM存储器制作方法的剖面结构示意图。

参考图1，提供半导体衬底100，所述半导体衬底100内形成有轻掺杂漏区101和轻掺杂源区102。

参考图2，形成覆盖所述半导体衬底100表面的氧化层103和多晶硅层104，所述轻掺杂漏区101和轻掺杂源区102区域上的氧化层103中还形成有邃穿窗口(图中未示出)。所述邃穿窗口的形成方法为采用湿法刻蚀的方法刻蚀去除轻掺杂漏区101和轻掺杂源区102区域上的氧化层103靠近轻掺杂漏区101一侧的部分厚度，形成邃穿窗口。

参考图2和图3，刻蚀部分所述多晶硅层104和氧化层103，在轻掺杂漏区101和轻掺杂源区102区域的半导体衬底100表面形成存储晶体管的隧穿氧化层105和位于隧穿氧化层105上的浮栅106，以及半导体衬底100表面与存储晶体管分立的选择晶体管的栅氧化层107和位于栅氧化层107上的栅电极108。

参考图4，依次形成覆盖所述浮栅106表面以及隧穿氧化层105和浮栅106侧壁的栅间介质层107，所述栅间介质层107还有部分位于浮栅106两侧的半导体衬底上。

参考图5，在所述栅间介质层107上形成存储晶体管的控制栅109；进行离子注入，形成位于选择晶体管栅电极108两侧半导体衬底内的选择晶体管的源区和漏区112，以及位于存储晶体管控制栅109两侧半导体衬底内的存储晶体管的源区110和漏区，所述选择晶体管的源区和存储晶体管的漏区相互重叠，共同构成离子掺杂区111。

EEPROM存储器工作时，经过邃穿窗口进行对浮栅106的电子注入和导出，完成EEPROM存储器的擦除和读取过程。

更多关于EEPROM存储器的制作方法请参考公开号为US2010/0311603的美国专利。

随着半导体器件集成度的不断提高，EEPROM存储器的尺寸不断减小，EEPROM存储器的工作电压不断降低，导致现有技术形成的EEPROM存储器的读取电流不断减小，尤其是在多次的循环读写和擦除操作后，很难去判断EEPROM存储器的存储状态，影响EEPROM存储器的稳定性。

发明内容

本发明解决的问题是提供了一种EEPROM存储器及其制作方法，增大了读取EEPROM存储器的存储状态时的读取电流，提高了EEPROM存储器的稳定性。

为解决上述问题，本发明提供了一种EEPROM存储器的制作方法，包括步骤：

提供半导体衬底；

进行第一离子注入，在所述半导体衬底内形成轻掺杂源/漏区；

进行变角度第二离子注入，形成位于所述轻掺杂漏区表面区域的第一浅掺杂区和位于轻掺杂源区表面区域的第二浅掺杂区，所述变角度第二离子注入的掺杂离子导电类型与第一离子注入掺杂离子导电类型相同；

对所述半导体衬底进行退火，激活掺杂离子，使第一浅掺杂区和第二浅掺杂区相接触；

在所述半导体衬底上形成分立的存储晶体管和选择晶体管，所述存储晶体管包括轻掺杂源/漏区半导体衬底表面的栅极堆叠和位于栅极堆叠两侧半导体衬底内的源/漏区，所述选择晶体管包括轻掺杂源/漏区以外半导体衬底表面的栅极堆叠和位于栅极堆叠两侧半导体衬底内的源/漏区。

可选的，所述第二离子注入掺杂离子的原子量小于第一离子注入掺杂离子的原子量。

可选的，所述第一离子注入的掺杂离子为砷离子。