[发明专利]一种应用于集成错误校验码的嵌入式存储器的内建修复分析方法

说明书

技术领域：

本发明属于利用内建修复分析技术提高系统级芯片中嵌入式存储器良率的技术领域，具体涉及一种利用存储器片上已有的错误校验码，在保证修复率的前提下减小内建修复分析的硬件开销的方法。 

背景技术：

在现代系统级芯片(System-on-Chip，SoC)中，嵌入式存储器的数量和容量与日俱增。在不久的将来，各种功能的嵌入式存储器在SoC中的面积将超过80％。因此，嵌入式存储器的设计将采用更高工艺和更具挑战性的设计规则，这将导致其比芯片上的逻辑功能电路更易受到制造过程甚至后制造过程中产生的硬件缺陷影响。因此，嵌入式存储器的良率直接决定了整个SoC芯片的良率。和独立式存储器一样，嵌入式存储器也通过片上冗余的行和列资源修补来提高良率。有效的利用冗余资源来提高存储器的良率，需要高效的存储器测试与修复分析算法。传统的存储器测试和修复分析是通过外部测试设备完成的。但是，随着嵌入式存储器的数量和容量不断的增加，这种通过外部测试设备的方法变得既低效又不经济。这就使得内建自测试和内建修复分析的使用越来越受关注，甚至变得不可或缺，但是内建修复分析的实现必然会造成一定的芯片面积开销。 

在完整的存储器缺陷图和冗余资源中寻找优化的修补方案是非常耗时的。绝大多数早期的存储器修复分析方法都以具有超强计算能力的外部测试设备和完整的存储器缺陷图为前提，并且主要关注怎样在保持较优的修复率的同时提高修复分析速度。然而，由于资源限制，内建修复分析一般很难提 供超强计算能力和存储所测存储阵列完整存储器缺陷图的存储空间。因此，近来内建修复分析器的设计主要是在修复率和硬件开销上做合理的折衷。 

现有的修复分析方法主要有宽边法、最多优先法、局部最多优先法和ESP法。其中宽边法只是随机的选择冗余行或列对发现的每一个缺陷进行修复，直到所有的缺陷都被修复或者所有的冗余行和列都被用完，计算复杂度和硬件开销非常低，但是与其他方法相比修复率最低。最多优先法优先分配冗余行或列修复缺陷最多的存储行或者列，近乎可以达到修复率的最优，但需要存储完整的存储器缺陷位置图，而且需要根据所包含的缺陷数量实现对缺陷行和列的排序，硬件开销过高，不适于内建修复分析器的设计。局部最多优先法和ESP法是最多优先法的近似，局部最多优先法使用一个小得多的缺陷位图，在局部范围内实现对缺陷最多的行或列优先修复，复杂度相对较低。ESP使用一个很小的寄存器文件替代缺陷位图，逼近最多优先法的修复效率。 

前面提到的方法，本质上都只在硬件开销和修复率之间做不同的折中。由于局部最多优先法和ESP两种方法的硬件开销小，更适合于内建修复分析的设计。但是，当缺陷密度增加时，为了保持相同级别的存储器良率，局部最多优先法和ESP方法都需要较大的存储开销，如较大的局部位图存储和寄存器文件。同时，研究发现，随着半导体加工工艺尺寸的缩小，工艺参数波动引起的存储单元硬件缺陷率将显著增加。因此，随着工艺尺寸的缩小，现有的冗余修复策略可能越来越不能满足要求。这就要求开发在保证修复率条件下效费比更高的冗余修复分析方法。 

发明内容：

为了克服上述现有技术存在的不足，本发明的目的在于提供一种新的存储器修复分析方法，该方法利用嵌入式存储器已有的片上错误校验码电路显 著降低了修复分析器的硬件开销，并且可以达到与传统方法相当甚至更高的修复率，从而提高修复分析的效费比。 

为了达到上述目的，本发明所采用的技术方案是： 

一种嵌入式存储器的内建修复分析方法包括如下步骤：在存储器内建自测试阶段，采用簇缺陷优先修复分析方法，首先判断检测到的缺陷是簇缺陷还是离散缺陷，利用片上冗余的行和列优先修复检测到的簇缺陷，对检测到的离散缺陷采用宽边法进行修复，直到所有缺陷都被修复或者冗余行和列资源被用完。如果冗余资源用完后还残留有离散缺陷，则将离散缺陷的位置信息存储在一个非易失存储器中。这些残留的缺陷将在存储器测试结束后，存储器使用过程中通过片上的错误校验电路进行修复。 

所述的存储器内建自测试将存储器的测试电路放在存储器内部，在存储器测试阶段，内建自测控制器控制测试向量产生器产生预先设计好的向量序列，对存储单元进行一系列的读写操作，将操作结果和预定的结果进行比较，以判断存储器单元是否存在缺陷，并返回缺陷所在的位置信息。 

所述的簇缺陷和离散缺陷的含义：同一个存储行或者存储列中有多个缺陷单元，这样的在空间上相对连续的出现的缺陷我们称之为簇缺陷。同一个存储行或者存储列中随机出现的个别缺陷，在空间上离散分布，我们称之为离散缺陷。