[发明专利]电子部件以及基板模块

说明书

技术领域

本发明涉及一种电子部件以及基板模块，更确切地讲，涉及一种内置电容器的电子部件以及基板模块。

背景技术

作为以往的电子部件，例如，专利文献1所记载的叠层电容器为人所知。图18是专利文献1所记载的叠层电容器500的正视图。

叠层电容器500具有：叠层体502，内部导体504、506，引出电极508、510，以及外部电极512、514。叠层体502是通过将多个电介质层叠层而构成的。在图18中，叠层体502的下侧的面为安装面。内部导体504、506与电介质层一起叠层，以中间夹持电介质层彼此相对的方式形成静电电容。引出电极508、510分别与内部导体504、506连接，并被引出到安装面上。外部电极512、514分别与引出电极508、510连接。在如上所述的叠层电容器500中，通过将引出电极508、510之间的距离和从内部导体504、506到安装面的距离保持为规定的关系，从而实现等效串联电感的降低。

但是，在专利文献1所记载的叠层电容器500中，由于外部电极512、514很接近，因此，当向电路基板安装时，外部电极512和外部电极514有可能被焊锡连接。即，在叠层电容器500中有可能发生短路。

专利文献1：JP特开2004-140183号公报

发明内容

因此，本发明的目的是提供一种能够实现低的ESL化、并且当向电路基板安装时能够抑制短路发生的电子部件以及基板模块。

本发明的一实施方式的电子部件的特征为，具有：

长方体形状的叠层体，其层叠多个电介质层叠层而成；

第一电容导体，其设置在上述电介质层上；

第一引出导体，其与上述第一电容导体连接，并且被引出到上述叠层体的第一端面上；

第三引出导体，其与上述第一电容导体连接，并且被引出到上述叠层体的第一侧面上；

第二电容导体，其设置在上述电介质层上，并且隔着上述第一电容导体和上述电介质层相对置；

第二引出导体，其与上述第二电容导体连接，并且被引出到上述叠层体的第二端面上；

第四引出导体，其与上述第二电容导体连接，并且被引出到上述第一侧面上；

第一外部电极以及第二外部电极，设置为跨于上述第一端面以及上述第二端面的各自与上述叠层体的底面之间，并且，分别与上述第一引出导体以及上述第二引出导体连接；

第三外部电极，其设置在上述第一侧面上，并且与上述第三引出导体连接；

第四外部电极，其设置在上述第一侧面上，并且与上述第四引出导体连接，

在上述第一侧面上，在上述第一端面和上述第三外部电极之间，不设置保持为与该第三外部电极的电位不同的电位的外部电极，在上述第一侧面上，在上述第二端面和上述第四外部电极之间，不设置保持为与该第四外部电极的电位不同的电位的外部电极。

本发明的一个实施方式中的基板模块的特征为，具有：包括第一焊盘以及第二焊盘的电路基板；和安装在上述电路基板上的上述电子部件，上述第一外部电极与上述第一焊盘连接，上述第二外部电极与上述第二焊盘连接。

根据本发明，能够实现低的ESL化，并能够在向电路基板安装时抑制短路的发生。

附图说明

图1是第一实施方式的电子部件的外观立体图。

图2是图1的电子部件的叠层体的分解立体图。

图3是图1的电子部件的内部俯视图。

图4(a)是基板模块的剖面结构图，图4(b)是从z轴方向的正方向侧俯视基板模块的图。

图5是图4的基板模块的等效电路图。

图6是比较例的电子部件的外观立体图。

图7是比较例的电子部件的叠层体的分解立体图。

图8是表示第一样品以及第二样品的传递特性(S21)的曲线图。

图9是基板模块的剖面结构图。

图10是基板模块的剖面结构图。

图11是表示第一样品至第四样品的传递特性(S21)的曲线图。

图12是第二实施方式的电子部件的叠层体的分解立体图。

图13是图12的电子部件的内部俯视图。

图14是第三实施方式的电子部件的内部俯视图。

图15是第四实施方式的电子部件的内部俯视图。

图16是第五实施方式的电子部件的外观立体图。

图17是第六实施方式的电子部件的外观立体图。

图18是专利文献1所记载的叠层电容器的正视图。