[发明专利]配线板的制造方法

说明书

技术领域

本发明涉及配线板的制造方法。

背景技术

近年来，多层微细配线结构已经被用于LSI器件的高密度封装和高速性能。特别地，为了实现高的晶体管性能，要求逻辑器件根据晶体管的栅极长度减小配线的最小节距。微细配线技术对于所述配线节距减小是重要的。

虽然传统上干法蚀刻工艺被用作Al配线技术，但是不需要金属蚀刻处理的嵌入式工艺取代干法蚀刻工艺正在变成微细配线技术的主流。嵌入式工艺包括下述步骤：通过激光照射在树脂绝缘膜中形成诸如配线槽和/或通路孔(via hole)等开口，将金属底层涂覆到开口，通过电镀沉积Cu膜，然后，通过化学机械抛光(CMP)等从树脂绝缘膜的表面去除多余的Cu电镀沉积物以在配线槽中形成配线和/或在通路孔中形成通路销(via plug)(即，用于电连接到任何下面的配线的导体)。如日本特开2007-116135号公报和特开2006-049804号公报所述，存在两种类型的嵌入式工艺：单嵌入工艺，其中配线与通路销彼此分开地形成；双嵌入工艺，其中配线与通路销同时形成。

在单嵌入工艺和双嵌入工艺中，Cu镀膜都沉积在整个树脂绝缘膜上。当开口的宽度或直径(面积)大时，在开口的宽度或直径方向的中心周围由于不充分的电镀而发生Cu镀膜的凹陷(depression)，所以以该方式不能形成厚度均匀的Cu镀膜而填充在开口中。这导致不能制造具有期望的诸如配线阻抗等电特性的配线板。另外，嵌入式配线工艺以及延伸的配线板制造工艺由于需要进行用于去除多余的Cu电镀沉积物的抛光处理而有点复杂。

可以想到的是以大厚度沉积Cu镀膜从而避免开口中心周围的Cu镀膜凹陷。然而，在所述情况下，需要由后续抛光处理从树脂绝缘膜的表面去除的多余Cu电镀沉积物的量增大，由此导致配线板制造期间的可加工性劣化以及资源节约方面的不良后果。

发明内容

考虑到上述问题，本发明的目的是提供一种新颖的配线板的制造方法，通过该方法，可以在不管树脂绝缘层的开口的宽度或直径(面积)如何并且无需复杂的工艺步骤的情况下，在开口中均匀地形成导体层。

根据本发明的方面，提供一种配线板的制造方法，所述配线板包括至少一个导体层和至少一个树脂绝缘层，所述方法包括：在所述树脂绝缘层的主表面形成开口的开口形成步骤；以及将铜膏填充到所述开口以由所述铜膏形成所述导体层的填膏步骤。

如后面的实施方式将要说明的，在一些开口形成为贯穿树脂绝缘层使得任何下层配线变得经由这些开口露出的情况下，导体层包括配线和通路导体两者。另一方面，在开口形成为不贯穿树脂绝缘层的情况下，导体层仅包括配线。

对于将铜膏填充到开口中的手段没有特别限制。可以通过多种手段将铜膏填充到开口。优选地，通过从刮膏工艺、辊涂工艺、喷涂工艺、帘式涂布工艺、狭缝涂布工艺、浸渍涂布工艺、凹面涂布工艺以及模压涂布工艺组成的组中选出的至少一种工艺来将铜膏填充到开口中。还优选地，使用喷墨装置通过喷墨工艺将铜膏填充在开口中。

从下面的说明，本发明的其他目的和特征也将变得可以理解。

附图说明

图1和图2分别是根据本发明的一个实施方式的配线板的俯视和仰视图。

图3是沿着图1和图2的线I-I截取的配线板的部分剖视图。

图4是沿着图1和图2的线II-II截取的配线板的部分剖视图。

图5至图11是示出根据本发明的一个实施方式的用于制造配线板的工艺步骤的示意图。

图12是在根据本发明的一个实施方式的配线板制造期间作为铜膏填充手段的示例的刮膏工艺的示意图。

图13是在根据本发明的一个实施方式的配线板制造期间作为铜膏填充手段的示例的辊涂工艺的示意图。

图14是在根据本发明的一个实施方式的配线板制造期间作为铜膏填充手段的示例的喷涂工艺的示意图。

图15是在根据本发明的一个实施方式的配线板制造期间作为铜膏填充手段的示例的帘(流)式涂布工艺的示意图。

图16是在根据本发明的一个实施方式的配线板制造期间作为铜膏填充手段的示例的狭缝涂布工艺的示意图。

图17是在根据本发明的一个实施方式的配线板制造期间作为铜膏填充手段的示例的浸渍涂布工艺的示意图。

图18是在根据本发明的一个实施方式的配线板制造期间作为铜膏填充手段的示例的凹面涂布工艺的示意图。

图19是在根据本发明的一个实施方式的配线板制造期间作为铜膏填充手段的示例的模压涂布工艺的示意图。