[发明专利]减少芯片边缘光阻斜坡区域的方法

说明书

技术领域

本发明涉及一种半导体光刻工艺方法，具体涉及一种减少芯片边缘光阻斜坡区域的方法。

背景技术

在半导体光刻工艺过程中，由于边缘效应，会造成芯片边缘的光阻厚度异常。为了去掉芯片边缘(wafer edge)的光阻，需要控制芯片边缘的光阻斜坡。

现有的芯片边缘光阻斜坡的控制方式有EBR(Edge Bead Removal，边缘光刻胶去除法)和WEE(Wafer Edge Exposure，芯片边缘曝光)两种。但是这两种方式都有明显的缺点。EBR存在残留区域的问题，并且很难洗干净；另外，EBR本身的轮廓(profile)也不是很好。而WEE在操作过程中利用的是机械挡光而非透镜(Lens)的成像方式，角度极小，过渡的斜坡极大，因此存在斜坡的问题。

上述这些问题都可能成为后续工艺缺陷(defect)的来源。如某些产品的深沟槽刻蚀工艺中，由于WEE去边后的斜坡极宽，芯片边缘PR(Photo Resist，光刻胶)厚度从0到1um的区域大约有40um，这些区域的光刻胶的阻挡性不足，极易在刻蚀过程中产生针孔状缺陷。

发明内容

本发明所要解决的技术问题是提供一种减少芯片边缘光阻斜坡区域的方法，它可以解决芯片边缘的针孔状缺陷问题。

为解决上述技术问题，本发明减少芯片边缘光阻斜坡区域的方法的技术解决方案为，包括以下步骤：

第一步，形成第一层光刻胶；

工序一、先采用六甲基二硅胺烷进行预处理，然后在底层上涂第一层光刻胶；之后进行软烘，然后用边缘光刻胶去除法对芯片进行洗边；

工序二、进行第一次芯片边缘曝光；

第二步，形成第二层光刻胶；

工序一、不使用溶剂，在第一层光刻胶上涂第二层光刻胶；之后进行软烘，然后用边缘光刻胶去除法进行洗边；

工序二、进行第二次芯片边缘曝光；

第二次芯片边缘曝光的宽度小于第一次芯片边缘曝光的宽度；

第三步，对芯片进行曝光；

第四步，依次进行后烘、显影、硬烘。

所述第二次芯片边缘曝光的宽度b与第一次芯片边缘曝光的宽度a的关系为a-b＞O.3mm。

本发明可以达到的技术效果是：

本发明通过两次涂胶，分别控制两次涂胶过程中芯片边缘曝光(WEE)区域的大小，使得第二次涂胶过程中的芯片边缘曝光区域比第一次小，并利用第二次涂胶的边缘曝光(WEE)斜坡为第一次的芯片边缘曝光区域作为Hard Mask(硬膜)进行显影，从而形成需要的图形。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明减少芯片边缘光阻斜坡区域的方法所形成的两层光刻胶的示意图；

图2是采用本发明所形成的图形示意图。

图中附图标记说明：

1为底层，

2为第一层光刻胶，

3为第二层光刻胶，

21为第一层光刻胶的芯片边缘曝光区域，

22为第一层光刻胶的未曝光区域，

31为第二层光刻胶的芯片边缘曝光区域，

32为第二层光刻胶的未曝光区域。

具体实施方式

如图1所示，本发明减少芯片边缘光阻斜坡区域的方法，包括以下步骤：

第一步，形成第一层光刻胶2；

工序一、先采用HMDS(六甲基二硅胺烷)进行预处理，然后在底层1上涂第一层光刻胶2，使第一层光刻胶2的厚度能够阻挡刻蚀；之后采用现有技术进行软烘(Soft Baking)，然后用EBR(边缘光刻胶去除法)对芯片进行洗边；

工序二、进行第一次芯片边缘曝光(WEE)，曝光宽度为a；

第二步，形成第二层光刻胶3；

工序一、不使用溶剂，即非RRC(Reduce Resist Coating)方式(涂胶过程中不喷溶剂)，在第一层光刻胶2上涂第二层光刻胶3；之后采用现有技术进行软烘(Soft Baking)，然后用EBR(边缘光刻胶去除法)进行洗边；

工序二、进行第二次芯片边缘曝光(WEE)，曝光宽度为b；

第二次芯片边缘曝光宽度b小于第一次芯片边缘曝光宽度a，且a-b＞0.3mm；

第三步，采用曝光机的曝光部分，对芯片进行正常曝光；

第四步，依次进行后烘(PEB)、显影(DEV)、硬烘(HB，Hard Baking)。