[发明专利]三维半导体器件

权利要求书

1.一种三维半导体存储器件，包括：

在下结构上的上结构，所述上结构包括导电图案；

半导体图案，穿过所述上结构连接到所述下结构；以及

绝缘间隔物，在所述半导体图案与所述上结构之间，所述绝缘间隔物的底表面位于等于或高于所述下结构的最高表面的水平面。

2.如权利要求1所述的器件，其中所述下结构包括半导体基板，所述半导体图案直接连接到所述半导体基板。

3.如权利要求2所述的器件，其中所述半导体基板包括：

与所述半导体图案间隔开的掺杂区，所述掺杂区具有与所述半导体图案不同的导电类型；以及

直接连接到所述半导体图案的连接区，所述连接区具有与所述半导体图案相同的导电类型。

4.如权利要求1所述的器件，其中所述下结构包括基板以及插置在所述基板与所述上结构之间的选择晶体管，所述选择晶体管包括直接连接到所述半导体图案的选择半导体图案，并且所述绝缘间隔物的底表面位于等于或高于所述选择半导体图案的最高表面的水平面。

5.如权利要求4所述的器件，其中所述下结构包括三维布置的下存储器件以及插置在所述下存储器件与所述半导体图案之间的衬垫图案，所述绝缘间隔物的底表面位于等于或高于所述衬垫图案的最高表面的水平面。

6.如权利要求1所述的器件，其中所述上结构还包括：

层间电介质图案，依次堆叠在所述下结构上并插置在所述导电图案之间；以及

中间层，插置在所述导电图案与所述半导体图案之间，所述绝缘间隔物插置在所述层间电介质图案与所述半导体图案之间。

7.如权利要求6所述的器件，其中所述层间电介质图案的最低层插置在所述导电图案的最低层与所述下结构之间，所述层间电介质图案的最低层直接接触所述半导体图案。

8.如权利要求6所述的器件，其中所述导电图案与所述下结构之间的距离小于所述层间电介质图案的厚度。

9.如权利要求6所述的器件，其中所述中间层从所述导电图案与所述半导体图案之间的区域水平地延伸以覆盖所述导电图案的顶表面和底表面。

10.如权利要求6所述的器件，其中：

所述中间层包括隧道绝缘层、阻挡绝缘层、以及插置在所述隧道绝缘层与所述阻挡绝缘层之间的电荷存储层，并且

所述隧道绝缘层和所述阻挡绝缘层的每一个包括具有大于所述电荷存储层的带隙的绝缘层，所述阻挡绝缘层具有大于所述隧道绝缘层的有效介电常数。

11.如权利要求10所述的器件，其中所述绝缘间隔物包括多个部分，每个部分局部地插置在所述半导体图案与所述层间电介质图案之间，所述绝缘间隔物的该多个部分通过所述中间层竖直地分离。

12.如权利要求6所述的器件，其中：

所述绝缘间隔物和所述中间层定义存储层，该存储层包括隧道绝缘层、阻挡绝缘层、以及插置在所述隧道绝缘层与所述阻挡绝缘层之间的电荷存储层，并且

所述隧道绝缘层和所述阻挡绝缘层的每一个包括具有大于所述电荷存储层的带隙的绝缘层，所述阻挡绝缘层具有大于所述隧道绝缘层的有效介电常数。

13.如权利要求12所述的器件，其中所述绝缘间隔物包括所述隧道绝缘层，所述中间层包括所述阻挡绝缘层，所述绝缘间隔物和所述中间层中的至少一个包括所述电荷存储层。

14.如权利要求1所述的器件，其中所述半导体图案包括穿过所述绝缘间隔物插入所述下结构中的半导体芯，所述半导体芯的竖直长度比所述绝缘间隔物的竖直长度长。

15.如权利要求14所述的器件，其中所述上结构还包括插置在所述导电图案的最低层与所述下结构之间的最低的层间电介质图案，所述半导体芯具有与所述最低的层间电介质图案的侧壁直接接触的表面。

16.如权利要求14所述的器件，其中所述半导体图案还包括插置在所述绝缘间隔物与所述半导体芯之间的半导体间隔物。