[发明专利]结合晶片级不同尺寸半导体管芯的方法和半导体器件

说明书

要求国内优先权

本申请要求于2010年9月29日提交的临时申请No.61/387,595的优先权，并且根据35U.S.C.§120要求上述申请的优先权。

技术领域

本申请总体上涉及半导体器件，并且更具体地说涉及一种结合晶片级不同尺寸半导体管芯的方法和半导体器件。

背景技术

在现代电子产品中通常会发现有半导体器件。半导体器件在电部件的数量和密度上有变化。分立的半导体器件一般包括一种电部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包括数百到数百万的电部件。集成半导体器件的实例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池、以及数字微镜器件(DMD)。

半导体器件执行多种功能，例如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将日光转换成电、以及为电视显示器生成可视投影。在娱乐、通信、功率转换、网络、计算机、以及消费品领域中有半导体器件的存在。在军事应用、航空、汽车、工业控制器、以及办公设备中也有半导体器件的存在。

半导体器件利用半导体材料的电特性。半导体材料的原子结构允许通过施加电场或基极电流(base current)或者通过掺杂工艺来操纵(manipulated)它的导电性。掺杂把杂质引入半导体材料中以操纵和控制半导体器件的导电性。

半导体器件包括有源和无源电结构。有源结构(包括双极和场效应晶体管)控制电流的流动。通过改变掺杂水平并且施加电场或基极电流，晶体管促进或限制电流的流动。无源结构(包括电阻器、电容器、和电感器)产生执行多种电功能所必需的电压和电流之间的关系。无源和有源结构被电连接以形成电路，所述电路能够使半导体器件执行高速计算和其它有用的功能。

通常利用两个复杂的制造工艺来制造半导体器件，即前端制造和后端制造，每个可能包括数百个步骤。前端制造包括在半导体晶片的表面上形成多个管芯。每个半导体管芯通常相同并且包括通过电连接有源和无源部件形成的电路。后端制造包括从已完成的晶片单体化(singulating)单个半导体管芯并且封装管芯以提供结构支撑和环境隔离。在此使用的术语“半导体管芯”不仅指词的单数形式而且指词的复数形式，并且因此不仅可以指单个半导体器件而且可以指多个半导体器件。

半导体制造的一个目标是制造更小的半导体器件。更小的半导体器件通常消耗更少功率、具有更高的性能、并且能够被更有效地制造。另外，更小的半导体器件具有更小的占位面积(footprint)，其对于更小的最终产品而言是期望的。通过改善导致产生具有更小、更高密度的有源和无源部件的半导体管芯的前端工艺可以实现更小的半导体管芯尺寸。通过改善电互连和密封剂，后端工艺可以产生具有更小占位面积的半导体器件封装。

图1示出了一种传统的半导体封装10，其中半导体管芯12利用凸块16安装在衬底14上。多个导电通孔18形成为穿过半导体管芯12。半导体管芯20利用凸块22安装在半导体管芯12上。密封剂24沉积在半导体管芯12和20和衬底14上。多个凸块26形成在与半导体管芯12和20相对的衬底14的表面上。

半导体管芯12可以是逻辑器件，且半导体管芯20可以是大储存存储器件。所以，半导体管芯20通常大于半导体管芯12。不同尺寸的半导体管芯使得晶片级结合困难。结合半导体管芯20到单个半导体管芯12增加了制造成本，并且在操作中可能产生裂缝缺陷。

发明内容

存在对在晶片级结合不同尺寸的半导体管芯的需要。相应地，在一个实施例中，本发明是一种制造半导体器件的方法，该方法包括以下步骤：提供具有第一和第二相对表面的半导体晶片，形成部分地穿过半导体晶片的第一表面的多个导电通孔，将半导体晶片单体化为多个第一半导体管芯，提供载体，安装所述第一半导体管芯到所述载体，安装第二半导体管芯到所述第一半导体管芯，在第一和第二半导体管芯以及载体上沉积密封剂，去除所述载体以及第二表面的一部分以暴露导电通孔，在第一半导体管芯的与所述第二半导体管芯相对的表面上形成互连结构。

在另一个实施例中，本发明是一种制造半导体器件的方法，该方法包括以下步骤：提供多个第一半导体管芯，形成穿过所述第一半导体管芯的多个导电通孔，提供载体，安装所述第一半导体管芯到所述载体，安装第二半导体管芯到所述第一半导体管芯，在第一和第二半导体管芯以及载体上沉积密封剂。第二半导体管芯的占位面积大于第一半导体管芯的占位面积。