[发明专利]一种垂直双扩散金属氧化物半导体场效应晶体管

说明书

技术领域

本发明涉及半导体器件技术领域，具体涉及一种垂直双扩散金属氧化物半导体场效应管。 

背景技术

近年来，随着微电子技术的迅猛发展，以及汽车电子、航空航天、工业控制、电力运输等相关领域的迫切需求，发展新型大功率半导体器件越来越多的受到人们关注。功率MOSFET（金属氧化物半导体场效应晶体管)是在MOS集成电路工艺基础上发展起来的新一代电力电子器件。而VDMOS（垂直双扩散金属氧化物半导体场效应管，具体结构详见图1）具有输入阻抗大、开关速度快、工作频率高、热稳定性好等优点，目前已在开关稳压电源、功率放大器等方面获得了广泛应用。

另外，在功率器件中引入宽禁带半导体材料成为一个重要的发展方向。宽禁带半导体材料SiC材料与Si、GaAs等材料相比，具有高的禁带宽度、高的饱和电子漂移速度、高的临界击穿电场以及高的热导率，使其成为在高频、高温和大功率应用场合下极为理想的半导体材料。又由于SiC是目前惟一一种可以用热氧化法生成高品质本征氧化物的化合物半导体，因此非常适于制造MOSFET（金属氧化物半导体场效应晶体管)、IGBT（绝缘栅双极型晶体管）等高频功率器件。

对于VDMOS器件而言，如何降低其通态电阻，从而减小通态损耗，是研究人员一直以来关注的问题。其中漂移区电阻的减小依赖于漂移区厚度和掺杂浓度的减小，与器件阻断电压对漂移区参数的要求相矛盾，因此如何减小沟道电阻一直是研究的重点。尤其对于SiC VDMOS器件，由于采用高能量离子注入工艺，加剧了沟道表面粗糙度散射，在高栅压下呈现明显的沟道载流子迁移率退化，使得沟道导通电阻占到器件总导通电阻相当大的比例。另外，热生长形成的栅氧化层与半导体界面处存在大量界面态，比较准确的测量结果表明，n型SiC/SiO₂界面的态密度一般在7×10¹¹～ 5×10¹²cm^-2eV^-1。这些界面态在SiC的禁带上部靠近导带边的地方引入电子陷阱，陷阱密度随栅压升高而指数上升。电子陷阱不仅降低了反型层中电子的密度，从而通过增大阈值电压使导通电流减小，而且对沟道电子起到散射中心的作用，大大降低了沟道电子的迁移率，增大了沟道导通电阻。

为了改善SiC MOSFET的导通特性，Baliga曾提出积累层沟道MOSFET的概念，即ACCUFET，见于The Planar 6H-SiC ACCUFET: A New High-Voltage Power MOSFET Structure，IEEE ELECTRON DEVICE LETTERS, VOL. 18, NO. 12, DECEMBER 1997。这种结构的特点是用P型重掺杂掩埋层在栅氧化层层下的N型轻掺杂外延层表面产生一个极薄的耗尽区（具体结构详见图2）。埋层的深度和N型轻掺杂区的杂质浓度经过精心设计，以至于能使氧化层与埋层之间的N型轻掺杂区完全被P⁺N结的内建电势所耗尽，从而形成一个常关器件。开通时，用正栅压将N型轻掺杂耗尽层转换成电子积累层，形成源极到漏极的导电通道。具有此种结构的器件，阈值电压低，正向电流大，导通电阻低，而且由于P⁺N结对栅氧化层下半导体层的电场屏蔽，有效地限制了氧化层中的电场强度，保证了栅氧化层的可靠性。在文献Development of High-Current 4H–SiC ACCUFET，IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 50, NO. 2, FEBRUARY 2003中，提出了优化后的平面埋层MOSFET结构，导通电阻为22 mΩ·cm²，耐压为550V。但作为常关型器件，埋层沟道MOSFET只是利用pn结的自耗尽来维持沟道的阻断，所以漏电流较大，难以得到高的耐压水平，限制了其在高电压场合的应用。

发明内容

本发明所要解决的问题是：如何提供一种垂直双扩散金属氧化物半导体场效应管，该半导体场效应管克服了背景技术中所提到的界面缺陷，实现了较低的导通电阻。