[发明专利]一种金属栅极的形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种金属栅极的形成方法。

背景技术

随着半导体器件的特征尺寸越来越小，相应的核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增高，漏电问题更加凸显，功耗也随之增大。因此在45纳米以下的工艺中，传统的以二氧化硅为材料的栅极介质层的工艺已遇到瓶颈，无法满足半导体器件的工艺要求；为解决上述瓶颈，目前采用高介电常数(高k：k值大于等于10)介质材料作为栅介质层，然后，形成以金属为材料的栅极以减小漏电，使功耗得到很好的控制。

目前制备金属栅极的工艺主要有两种方法，分别是“先栅极”和“后栅极”。“后栅极”又称为替换栅，使用该工艺时高介电常数栅介质层无需经过高温步骤，所以阈值电压V_T偏移很小，芯片的可靠性更高。因此，后栅极工艺得到更广泛的应用。

公开号为US2002/0064964A1的美国专利文献公开了一种使用“后栅”工艺形成金属栅极的方法，包括：提供半导体衬底，所述半导体衬底上形成有替代栅和位于所述半导体衬底上、且覆盖所述替代栅的层间介质层；以所述替代栅作为停止层，对所述层间介质层进行化学机械研磨工艺(CMP)；除去所述替代栅后形成沟槽；通过PVD方法向所述沟槽内填充金属，以形成金属栅电极层；用化学机械研磨法研磨金属栅电极层至露出层间介质层，形成金属栅极。由于金属栅极在源漏区注入完成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。

在目前的静态随机存储器(Static Random Access Memory，SRAM)的存储电路中，一个NMOS晶体管的栅极通常和一个PMOS晶体管的栅极电连接在一起，现有SRAM存储器的制作中，通常将NMOS晶体管和PMOS晶体管的栅极制作在同一栅极结构中，以提高SRAM集成度，降低工艺复杂度。

参考图1，图1为具有共享的替代栅的SRAM存储器部分结构的俯视结构示意图，包括：半导体衬底(未示出)，所述半导体衬底包括第一区域109和第二区域110，位于第一区域109上的NMOS晶体管80，位于第二区域110上的PMOS晶体管60，所述NMOS晶体管80和PMOS晶体管60具有共享的替代栅112，所述替代栅112同时位于第一区域109和第二区域110内，所述替代栅112的材料为多晶硅；介质层(图中未示出)，所述介质层覆盖半导体衬底与替代栅112表面平齐。由于NMOS晶体管80和PMOS晶体管60的功函数不同，因此NMOS晶体管80的金属栅极和PMOS晶体管60的金属栅极的材料和工艺都有所不同，需要分别形成。即先利用干法刻蚀工艺去除第一区域109的替代栅112，在刻蚀形成的沟槽内形成适用于第一区域109内NMOS晶体管80的金属栅极；然后去除第二区域110的替代栅112，在刻蚀形成的沟槽内形成适用于第二区域110内PMOS晶体管60的金属栅极，上述形成方法在沟槽内会残留有多晶硅，影响后续形成的金属栅极的功函数，影响器件的稳定性。

发明内容

本发明解决的问题是提供一种金属栅极的形成方法，将替代栅的多晶硅去除干净，提高器件的稳定性。

为解决上述问题，本发明提供了一种金属栅极的形成方法，包括：

提供半导体衬底，所述半导体衬底包括第一晶体管区和第二晶体管区；

在所述半导体衬底上形成掺杂的替代栅，所述替代栅同时位于所述第一晶体管区和第二晶体管区内；

第一干法刻蚀所述第一晶体管区的替代栅，形成第一沟槽，湿法清洗所述第一沟槽；

在第一沟槽内填充满金属，形成第一金属栅极；

第一干法刻蚀所述第二晶体管区的替代栅，形成第二沟槽，并在第二沟槽内形成第二金属栅极。

可选的，所述湿法清洗采用的溶液为四甲基氢氧化铵溶液。

可选的，所述四甲基氢氧化铵溶液的浓度范围为1％～10％。

可选的，所述湿法清洗的时间为5～10秒。

可选的，所述掺杂离子为硼离子、磷离子、砷离子、碳离子或氮离子。

可选的，所述替代栅材料为多晶硅或无定型硅。

可选的，所述第一干法刻蚀采用的气体为溴化氢和氯气。

可选的，所述第二干法刻蚀采用的气体为溴化氢。

可选的，所述替代栅和半导体衬底之间还形成有栅介质层。

可选的，所述半导体衬底上还形成有隔离结构。

可选的，所述半导体衬底上还形成有介质层，所述介质层表面与形成有隔离结构与替代栅表面平齐。