[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及的是一种半导体器件及其形成方法。

背景技术

随着半导体器件不断向高密度、高集成化以及高性能方向发展，半导体技术也不断向深微米方向发展，对制造工艺和材料提出了更高的要求。

目前在半导体制造工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。

在现有形成铜布线或导电插塞的过程中，通过刻蚀介质层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到32纳米及以下的工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k，ULK)的介电材料作为介质层(所述超低k为介电常数小于等于2.5)。

更多关于ULK的技术方案可参考申请号为US201113023315的美国专利申请。

在半导体器件的后段制作过程中，在制作铜金属布线过程中采用超低k介质层的工艺如图1至图4所示。

如图1所示，提供半导体衬底10，所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构；在半导体衬底10上形成刻蚀阻挡层20；在刻蚀阻挡层20上形成超低k介质层30；在超低k介质层30上形成抗反射层(BARC)40；在抗反射层40上涂覆光刻胶层50；经过曝光显影工艺，在光刻胶层50上定义出开口的图案。

如图2所示，以光刻胶层50为掩膜，沿开口的图案刻蚀超低k介质层30至露出半导体衬底10，形成沟槽60。

如图3所示，去除光刻胶层50和抗反射层40；用溅镀工艺在超低k介质层30上形成铜金属层70，且所述铜金属层70填充满沟槽。

如图4所示，采用化学机械研磨法(CMP)平坦化铜金属层70至露出超低k介质层30，形成金属布线层70a。

但是现有技术在超低k介质层中形成金属布线或导电插塞时，超低k介质层的介电常数k值会发生漂移，从而导致超低k介质层电容值发生变化(如超低k介质层的电容比低k介质层电容高出40％)，使半导体器件的稳定性和可靠性产生严重问题。

因此，如何在制作金属布线层或导电插塞时，防止超低k介质层的介电常数k值发生漂移就成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，防止在制作金属布线层或导电插塞时，超低k介质层的介电常数k值发生漂移，导致半导体器件的稳定性和可靠性问题。

为解决上述问题，本发明提供了一种半导体器件的形成方法，包括步骤：

提供半导体衬底；

在所述半导体衬底上依次形成刻蚀阻挡层、超低k介质层和保护层，所述保护层的介电常数范围包括：2.2～2.5，所述保护层具有致密的结构；

依次刻蚀所述保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；

在所述沟槽中填充满金属层；

对所述金属层进行平坦化处理，并去除部分保护层，剩余的保护层的上表面与金属层的上表面齐平。

可选地，所述超低k介质层的介电常数为小于或等于2.5。

可选地，所述超低k介质层的材料为SiOCH。

可选地，所述保护层的材料包括氮化硼。

可选地，所述保护层的厚度范围包括

可选地，所述剩余的保护层的厚度大于或等于

可选地，所述金属层的材料包括铜。

可选地，所述半导体器件的形成方法还包括：在形成沟槽之前，在所述保护层上依次形成绝缘层、抗反射层和光刻胶层；对所述光刻胶层进行图案化处理，形成开口图形；以所述光刻胶层为掩模，沿开口图形依次刻蚀所述抗反射层、绝缘层、保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层之前，依次去除所述光刻胶层和抗反射层；在对所述金属层进行平坦化处理时，去除所述绝缘层。

可选地，所述半导体器件的形成方法还包括：在形成沟槽之前，在所述保护层上依次形成抗反射层和光刻胶层；对所述光刻胶层进行图案化处理，形成开口图形；以所述光刻胶层为掩模，沿开口图形依次刻蚀所述抗反射层、保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层之前，依次去除所述光刻胶层和抗反射层。

为了解决上述问题，本发明还提供了一种半导体器件，包括：

半导体衬底；