[发明专利]半导体器件封装方法及半导体器件封装

说明书

技术领域

本发明涉及一种例如二极管的分立半导体器件的封装方法。

本发明进一步涉及一种通过这种方法获得的分立半导体器件。

背景技术

例如二极管的分立半导体器件在上市时典型地设置在封装中。这种封装保护分立半导体器件免受意外损坏，并提供接触(contact)，以例如通过将分立半导体器件安装到印刷电路板上(PCB)，将分立半导体器件集成到更大电子设备上。在已知的封装方法中，由于当前没有制造方法能以直接并且节省成本的方式在封装级别再生产小尺寸分立半导体器件，所以封装接触典型地是分立半导体器件接触的扇形展开(fan-out)，即具有较大的面积。

包含分立半导体器件在内的半导体器件的不断微型化导致对应的封装尺寸也必须微型化。然而这不是微不足道的，因为封装接触的扇形展开给出了封装尺寸的下限。例如，对于二极管封装，难以将封装微型化到超过0.6mm×0.3mm×0.3mm的尺寸。这种封装通称为0603封装。这种下限主要是由封装接触的扇形展开尺寸来决定的。因此，需要一种封装方法，其能够以相对直接并且节省成本的方式促进分立半导体器件特别是二极管封装的进一步微型化。

发明内容

本发明旨在提供一种制造分立半导体器件封装的方法，该方法能够促进比0603封装更小的封装的制造。

本发明还旨在提供利用这种方法获得的分立半导体器件封装。

根据本发明的一方面，提供了一种制造分立半导体器件封装的方法，该方法包括：提供引线框；在引线框中形成凹部(recess)，所述凹部具有实质上等于分立半导体器件厚度的深度，其中引线框的与凹部相邻的凸出部(raised portion)限定了第一接触区；将分立半导体器件放置在凹部中，其中分立半导体器件的有源侧面向下，分立半导体器件的暴露表面限定了第二接触区；将生成的产品模制(mold)在保护层中，使得包括第一接触区和第二接触区的表面暴露；以及用相应的镀层(plating layer)覆盖暴露的第一接触区和第二接触区。

通过确保凹部的深度接近于要放置在凹部中的分立半导体器件的厚度，可以制造非常紧凑的减小了尺寸的封装。通过以下操作可以进一步促进封装尺寸的减小：对封装进行部分模制，并在暴露的接触区上提供可软焊的(solderable)镀层，使得这些接触区可以用于将封装附着到合适的载体上而不需要接触区扇形展开，从而进一步减小封装的形状系数(form factor)。

可以通过冲压或刻蚀形成凹部，在必要时可以结合使用平坦化(flattening)步骤，以确保凹部具有合适的深度。

这种分立半导体器件的有源侧面向下放置，即，面向凹部表面。这便于使第二接触区和载体之间的接触在分立半导体封装的侧面上延伸，而在有源侧面向上的情况下，使第二接触区和载体之间的接触在分立半导体封装的侧面上延伸是不可能的，因为在接触在封装侧面上延伸的情况下，这种布置可能导致电短路。

在实施例中，将分立半导体器件放置在凹部中的步骤包括：使用导电固定剂(fixating agent)将放置的分立半导体器件与引线框互连。导电固定剂例如可以是导电粘合胶(adhesive paste)或导电晶片背涂层(wafer back coating)。可以使用非常薄的固定剂层来实现这种固定技术，从而进一步有助于限制封装的总尺寸。

在另一实施例中，所述放置步骤包括：将分立半导体器件放置在凹部中，其中分立半导体器件的有源侧向下。

有利地，刻蚀凹部的步骤包括：刻蚀引线框中的多个凹部，其中引线框的与每个凹部相邻的凸出部限定各自的第一接触区；将分立半导体器件放置在凹部中的步骤包括：在每个凹部中放置分立半导体器件，分立半导体器件的暴露表面限定了相应的第二接触区；所述方法还包括：将引线框分离成各个独立的的分立半导体器件封装。从而，可以基于单个引线框形成多个封装。

优选地，分立半导体器件的厚度与凹部的深度之间的差值小于0.1mm。这确保有效地将第一和第二接触区安装到平坦表面上。附加地或可选地，模制步骤可以用于消除凹部的深度和分立半导体器件的厚度之间的任何差异。

在另一实施例中，将生成的产品模制在保护层中的步骤包括：用保护箔(protective foil)覆盖第一接触区和第二接触区。这确保了接触区不会被模制材料(molding material)污染。在模制步骤中，例如利用标准的引线框胶带(tape)，来防止引线框的背侧(即容纳分立半导体器件的有源侧的那一侧)被模制材料覆盖。