[发明专利]用于制造半导体芯片的方法以及半导体芯片

说明书

技术领域

本发明涉及用于制造半导体芯片的方法以及半导体芯片。

发明内容

在半导体衬底上制造了电子器件和电路之后，将把所述衬底分割（singulate）成多个单独的半导体芯片。所述分割通常是通过锯切来实施的，所述锯切是耗时且昂贵的串行过程。而且，锯条必须具有某一最小刚度，从而使得其无法被形成为任意地薄。因此，锯条的最小宽度总是意味着半导体材料的一定浪费，这会总计达到半导体衬底的面积的一大部分。为此，过去在半导体工业内已经关于除了锯切之外的替换过程是否存在以及是否满足可行应用的要求进行了研究和调查。这些替换方案之一是蚀刻，其具有的优点是并行处理并且通过减小切割或分割线的宽度而减少了半导体材料的浪费。而且，在许多情况下，半导体芯片被制造成不仅是在其主面之一上而且是在全部两个主面上具有电接触垫（pad），并且可能发生的是必须对主面之一的基本上整个面积应用金属化。

附图说明

附图被包括来提供对于实施例的进一步理解，并且被结合在本说明书中且构成本说明书的一部分。附图对实施例进行图示，并且与说明书一起用来解释实施例的原理。将容易地认识到其他实施例以及许多预定的实施例优点，这是因为通过参照下面的详细描述，它们变得更好理解。附图的元件不一定是相对于彼此按比例的。相同的附图标记表示相应的类似部分。

图1示出根据一个实施例的用于制造半导体芯片的方法的流程图。

图2示出根据一个实施例的用于制造半导体芯片的方法的流程图。

统称为图3的图3A-3C示出示意性剖面侧视图表示以便图示根据如图1或2的其中之一所示的方法的另一个实施例的用于制造半导体芯片的方法。

图4示出沟槽和凹入的示意性剖面侧视图表示以用于图示几何条件。

图5A-5H示出示意性剖面侧视图表示以便图示根据一个实施例的用于制造半导体芯片的方法。

图6A-6H示出示意性剖面侧视图表示以便图示根据一个实施例的用于制造半导体芯片的方法。

图7A-7B示出根据一个实施例的半导体芯片的示意性剖面侧视图表示（A）和顶视图表示（B）。

具体实施方式

现在参照附图描述各个方面和实施例，其中相同的附图标记通常被用来始终指代相同的元件。在下面的描述中，出于解释的目的，阐述了许多具体细节以便提供对于实施例的一个或多个方面的透彻理解。然而，对于本领域技术人员而言下述会是显然的：可以利用较低程度的所述具体细节来实践实施例的一个或多个方面。在其他实例中，按照示意性的形式示出已知的结构和元件，以便便于描述实施例的一个或多个方面。应当理解，在不背离本发明的范围的情况下可以利用其他实施例，并且可以做出结构的或逻辑的改变。还应当注意，附图不是或者不一定是按比例的。

另外，虽然一个实施例的特定的特征或方面可能是关于几种实施的仅仅其中之一公开的，但是可以按照对于任何给定的或特定的应用所期望的以及有利的那样将这样的特征或方面与其他实施的一个或多个其他的特征或方面相组合。此外，就在具体实施方式部分或权利要求书中所使用的术语“包含”、“具有”、“带有”或它们的其他变型来说，这样的术语意图是包含性的，其方式与术语“包括”类似。可能使用术语“耦合”和“连接”及派生词。应当理解，这些术语可以被用来表明两个元件彼此协作或相互作用，而不管它们处于直接的物理或电接触还是它们彼此不处于直接接触。此外，术语“示例性”仅仅意味着作为实例，而不是最佳的或最优的。因此，下面的详细描述不应当按照限制性的意义来理解，以及本发明的范围由所附权利要求书来限定。

用于制造半导体芯片的方法以及半导体芯片的实施例可以使用各种类型的半导体芯片或者结合在半导体芯片中的电路，其中包括逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS（微机电系统）、功率集成电路、带有集成无源电路的芯片、等等。各实施例还可以使用包括MOS晶体管结构或垂直晶体管结构（比如IGBT（绝缘栅极双极型晶体管）结构）或一般来说其中至少一个电接触垫被布置在半导体芯片的第一主面上并且至少另一个电接触垫被布置在与半导体芯片的第一主面相对的半导体芯片的第二主面上的晶体管结构的半导体芯片。

在几个实施例中，将各层或各叠层施加到彼此之上，或者将各种材料施加或沉积到各层之上。应当认识到，诸如“施加”或“沉积”之类的任何此类术语意图在字面上涵盖将各层施加到彼此之上的所有种类和技术。特别是，它们意图涵盖其中将各层作为一个整体一次性施加的技术（比如层压技术）以及其中按照顺序方式沉积各层的技术（比如溅射、电镀、模制、CVD、等等）。