[发明专利]具有金属垂直互连结构的转接板及其制作方法

说明书

技术领域

本发明属于芯片封装技术中的三维堆叠技术领域，具体涉及一种具有金属垂直互连结构的转接板及其制作方法。

背景技术

近年来，先进的封装技术已在IC制造行业出现，特别是3D封装首先突破传统的平面封装的概念，组装效率高达200％以上。在3D封装技术中，在单个封装体内可以堆叠多个芯片，实现了存储容量的倍增，业界称之为叠层式3D封装。其次，通过将芯片直接互连，互连线长度显著缩短，信号传输得更快且所受干扰更小。再次，通过将多个不同功能芯片堆叠在一起，使单个封装体能够实现更多的功能，从而形成系统芯片封装新思路。另外，采用3D封装的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小了数十倍。通过垂直堆叠芯片建立3D封装结构，硅通孔(TSV)能够提供更高的封装集成度。3D TSV互连可以减小物理尺寸，节省有用的空间，缩短互连长度，减小信号延迟以加快运行速度。2008国际半导体技术路线图确立的最终目标是在单一系统上进行异质集成，TSV互连在这个目标中扮演着重要角色，它可以提供低成本、可靠的通孔制备技术，和适合的通孔填充材料的选择，以及全新的电学和热学问题设计解决方案。

使用TSV技术实现3D集成目前已经成为半导体行业较为关注的最先进的互连技术之一。

通过使用TSV可以实现较短的互连，使芯片上的信息传递距离大大缩短(缩小1000倍)。采用TSV互连还可以增添大量的沟道或通道(比2D芯片多100倍)，用于信息的传递。这样，低效引线键合就被更短、更健壮的TSV电极所代替。采用3D集成制作垂直封装的主要优势在于能够减少尺寸和重量，并且可以把不同技术集成在同一封装中，缩短了互连从而加快了信号的传递速度，降低了寄生效应和功耗。

在过去的几年中，为了更多地了解3D集成在各类封装和应用中的优势和挑战，研究人员做了大量的工作，同时不断寻找工艺和集成解决方案，加速该技术的顺利应用。TSV技术在应用方面存在的主要问题仍是集成成本。对于传统的硅通孔的制作和填充方式，一般包括：

深反应离子刻蚀(deep reactive ion etching，DRIE)技术刻蚀TSV盲孔，热氧化或CVD法生长绝缘层，PVD或MOCVD法制作黏附层、阻挡层及种子层，最后通过电镀或化学镀法填充导电材料。此方式不但成本高，而且可靠性能差。

为了降低制作成本，提高可靠性，众多研究者尝试和改进了各种制孔和填充技术。比利时IMEC的研究者Yann Civale采用先在硅基底上刻蚀环形TSV孔，然后用聚合物材料填充环形孔，再刻蚀环形孔中心处的硅材料，最后填充金属互连材料。Yann Civale用此方式一方面用聚合物代替了SiO₂作为绝缘层，解决了SiO₂与金属互连材料的热失配问题，另一方面他用填充环形孔的方式解决了传统喷涂聚合物的方式制作侧壁绝缘层时层厚不均匀现象(参见Yann Civale，Bivragh Majeed，Deniz S.Tezcan，et al.，“Spin-on Dielectric Liner TSV for 3D Wafer Level Packaging Applications”，2010IEEE)。但是此方式需要两步DRIE刻蚀硅，成本高。美国专利US7,906,431，B2也提出采用先在硅基底上刻蚀环形TSV孔，再填充聚合物材料，再把环形聚合物材料内剩余的硅刻蚀掉，最后填充金属材料制作金属互连。此方法同样需要两步DRIE刻蚀硅，成本高。而美国专利US 20100148370A1则先在硅基底上刻蚀TSV孔，然后填充聚合物材料，再刻蚀聚合物材料，在侧壁保留一定厚度的绝缘层，最后填充金属互连材料。这种方法在刻蚀聚合物材料时需要精确控制刻蚀深度，当刻蚀到焊盘时立即停止，刻蚀精度要求高。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题提供一种新的具有金属垂直互连结构的转接板及其制作方法，以解决三维堆叠芯片制作工艺中存在的制作成本高、工艺复杂等问题。

(二)技术方案