[发明专利]金属氧化物半导体场效应晶体管及其制作方法

说明书

技术领域

本发明涉及电子元器件，尤其涉及金属氧化物半导体场效应晶体管(MOSFET)及其制作方法。

背景技术

采用互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)工艺制造的器件可用于多种电路，包括集成电路(IC)形式的电路。采用CMOS工艺制造的器件有很多，常见的有金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor Field Effect Transistor，MOSFET)。众所周知，MOSFET具有源极、漏极和栅极。对增强型MOSFET而言，当向其栅极施加一个大于阈值电压的正向电压时，沿着栅极区与体区的交界处将产生反型层(也称之为沟道)，MOS晶体管导通。沟道提供了从源极到漏极的电流通路。当栅极电压减小使得沟道消失时，MOSFET关断。

通常，为了在给定的集成电路尺寸内封装更多的MOS晶体管，常常将这些晶体管设计为具有较短的沟道长度。然而沟道长度的减小会导致不期望的短沟道效应，例如穿通效应和热载流子效应。现有的解决短沟道效应的方案包括减小栅极氧化层的厚度和提高体区的掺杂浓度。然而这些解决方案也存在缺点：减小栅极氧化层的厚度会限制晶体管的最大栅极电压，而提高体区掺杂浓度将减小MOS晶体管的击穿电压，并加剧热载流子效应。

发明内容

为了解决前面描述的一个问题或者多个问题，本发明提出一种金属氧化物半导体场效应晶体管及其制作方法。

根据本发明一实施例的金属氧化物半导体(MOSFET)的制作方法，包括：提供衬底和具有第一掺杂类型的体区；经MOSFET的源极区、栅极区和漏极区向体区内注入第一杂质以形成具有第一掺杂类型的掺杂区，以选择性地提高体区的掺杂浓度。其中所述掺杂区包括：第一掺杂区，位于栅极区下方；第二掺杂区，位于源极区和漏极区下方。第一掺杂区比第二掺杂区的深度浅，更靠近体区的上表面。

根据本发明一实施例的MOSFET，包括：源极区；栅极区；漏极区；以及具有第一掺杂类型的体区，该体区包括阶梯形掺杂区，其中阶梯形掺杂区的掺杂浓度高于体区上表面的掺杂浓度。该阶梯形掺杂区包括：第一掺杂区，位于栅极区下方；第二掺杂区，位于源极区和漏极区下方；其中第一掺杂区比第二掺杂区的深度浅，更靠近体区的上表面。

根据本发明一实施例的金属氧化物半导体(MOSFET)的制作方法，包括：在体区上形成掩膜；通过掩膜的开口经MOSFET的源极区、栅极区和漏极区向体区内注入第一杂质，以提高体区中位于栅极区下方，靠近MOSFET上表面区域的掺杂浓度，其中第一杂质与体区的掺杂类型相同。

根据本发明提供的实施例，可制作尺寸小、沟道长度短的MOSFET，并且避免了如穿通效应和热载流子效应的短沟道效应。

附图说明

为了更好的理解本发明，将根据以下附图对本发明进行详细描述：

图1是根据本发明一实施例的PMOS晶体管的剖视图；

图2是根据本发明另一实施例的PMOS晶体管的剖视图。

具体实施方式

下面参照附图充分描述本发明的示范实施例。这些实施例公开了大量的细节，例如所用材料、制作工艺以及结构来清楚的说明本发明。本领域技术人员将理解，没有一些具体细节，本发明同样可以实施。为了清晰明了的阐述本发明，本文省略了一些具体的公知技术的描述。此外，在一些实施例中已经详细描述过的类似的结构和功能，在其它实施例中不再赘述。

尽管本发明是结合PMOS晶体管的具体实施例来描述的，但由于PMOS晶体管的各个掺杂区域的类型与NMOS晶体管相反，因此本发明的实施例仅仅需要稍作改变就可以应用于NMOS晶体管。NMOS晶体管同样满足本发明的精神和保护范围。

图1是根据本发明一实施例的PMOS晶体管的剖视图。该PMOS晶体管位于硅衬底101中的N型体区102内。在一个实施例中，PMOS晶体管是增强型P沟道金属氧化物半导体场效应晶体管(PMOSFET)。如图1所示，PMOS晶体管包括P+源极区105、栅极区106和P+漏极区107。在另一个实施例中，PMOS晶体管还包括用作栅极绝缘层的栅极氧化层103、N+体区接触区104、轻掺杂的漏极区110(LDD)和侧壁间隔层112。在一个实施例中，栅极氧化层103可以包括热处理的和/或淀积的二氧化硅。侧壁间隔层112可包括氧化物、多晶硅或者氮化硅材料。N+体区接触区104为电耦接至体区102的电极提供接触区域。在一个实施例中，栅极区106包括厚度为4000埃～8000埃的多晶硅。