[发明专利]金属栅极形成方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种金属栅极的形成方法。

背景技术

随着集成电路集成度的高度发展，金属栅极已经被广泛的应用于半导体器件之中，以解决集成电路中MOS(metal oxide semiconductor，金属氧化物)晶体管尺寸进入45nm以内时多晶硅栅极泄漏电流增加的问题。

图1至图7所示，为现有的一种金属栅极的形成方法，其具体过程如下。

如图1所示，在衬底100上沉积牺牲层110并对其进行刻蚀，形成沟槽120并露出所述衬底100。衬底100可以包含任何能够作为在其上构建半导体器件的基础材料，比如硅衬底，或者已制成了场隔离区的硅衬底或者绝缘材料上的硅衬底。牺牲层100材料可以选择氧化硅材料。

如图2所示，在沟槽120中沉积多晶硅，形成伪多晶硅栅极130，并在伪多晶硅栅极130表面沉积阻挡层140，阻挡层140材料可以为SiN(氮化硅)。在沉积多晶硅之前，本领域惯用的手段还包括在沟槽120中暴露的衬底100进行离子注入形成轻掺杂源漏区210，以及在沟槽120的侧壁上形成隔离侧墙150(offset spacer)的过程，可以选择SiN作为隔离侧墙150材料；在沉积阻挡层140之后还对器件表面进行化学机械研磨(CMP)以使表面平坦。

如图3所示，对牺牲层110进行刻蚀并暴露出所述衬底100。刻蚀过程中，可以保留牺牲层110靠近伪多晶硅栅极130部分的氧化硅材料，以形成主侧墙160(main spacer)，或者刻蚀掉全部牺牲层110后，在隔离侧墙外沉积氧化硅形成主侧墙160。由于SiN的保护，处于沉积阻挡层140以及隔离侧墙中的伪多晶硅栅极130在对牺牲层110的刻蚀过程中得以完好的保护。

如图4所示，对暴露出的处于伪多晶硅栅极130两侧的衬底100表面进行离子注入，形成源漏区220。

如图5所示，在源漏区220上沉积层间介质层170(ILD，interlayerdielectric)，并对器件表面进行化学机械研磨(CMP)，将沉积阻挡层140研磨掉以露出伪多晶硅栅极130，并且使得表面平坦。层间介质层170采用低介电系数(Low k)材料，如碳氧化硅(SiCO)、氟化硅玻璃(FSG)或者二氧化硅(SiO₂)等。

如图6所示，去除伪多晶硅栅极130，并在隔离侧墙150之间暴露出衬底100，形成沟槽180。可采用湿法刻蚀技术，对伪多晶硅栅极130进行刻蚀以达到去除目的。

如图7所示，在隔离侧墙150之间的沟槽中所暴露出的衬底100上依次形成栅介质层190和金属层200，以形成金属栅极。其中，栅介质层190采用高介电系数(High k)材料，如氧化铪、铪硅氧化物、氧化镧、氧化锆、氧化钽等；栅介质层190可以采用如化学气相沉积(CVD，Chemical VaporDeposition)、低压CVD或者物理气相沉积(PVD，Physical Vapor Deposition)等常规沉积方法制成。金属层200可采用金属、金属合金、金属硅化物、金属合金硅化物等材料，可以采用电镀法或者金属化学气相沉积工艺制成。

金属栅极的出现可以使得MOSFET(Metallic Oxide Semiconductor FieldEffectTransistor，金属氧化物半导体场效应晶体管)的尺寸变得很小。但同时，也是由于尺寸的变小，使得现有技术中在形成金属层200的过程中，如图6、图7所示，金属并不容易沉积进入沟槽180中。比如，随着CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)晶体管的尺寸的减小，侧墙之间的沟槽180的宽度也在随之减小，在CMOS的尺度范围内，金属在沉积过程中极易附着在沟槽180的开口上，使得沟槽180的开口随着金属沉积过程的进行变得越来越小，进而阻碍了金属向沟槽180内部的沉积，从而导致了器件性能的下降。

发明内容

有鉴于此，本发明提供一种金属栅极形成方法，以解决金属栅极形成过程中，金属极易附着在沟槽开口上，使得沟槽的开口在金属沉积过程中变小，而阻碍金属向沟槽内部的沉积，从而导致了器件性能的下降的问题。

本发明的技术方案是这样实现的：

一种金属栅极形成方法，包括：

提供衬底，在所述衬底上形成牺牲层；

对所述牺牲层进行刻蚀，形成沟槽并露出所述衬底，所述沟槽的侧壁倾斜，并且沟槽开口宽度大于所露出的衬底宽度；