[发明专利]一种FPGA可编程互连线的延时分析方法

权利要求书

1.一种FPGA可编程互连线延时分析方法，其特征在于，所述方法包括以下步骤：

提取FPGA可编程互连线中的基本延时单元，并建立每种基本延时单元的等效RC模型；

划分FPGA中所包含的可编程基本互连单元，并分析各可编程基本互连单元所包括的基本延时单元以及各基本延时单元的连接关系；

分析FPGA芯片中各可编程基本互连单元的连接关系；

根据所选取的路径，分析该路径所包括的可编程基本互连单元，根据可编程基本互连单元相互之间的连接关系、各可编程基本互连单元所包括的基本延时单元、各基本延时单元的连接关系以及基本延时单元所对应的RC模型的延时，计算该路径的总延时。

2.根据权利要求1所述的FPGA可编程互连线延时分析方法，其特征在于，所述基本延时单元包括多路选择器、反相器以及连线。

3.根据权利要求1所述的FPGA可编程互连线延时分析方法，其特征在于，FPGA可编程基本互连单元根据它所在的逻辑单元来划分为CLB内部的互连单元、IOB内部的互连单元。

4.根据权利要求1所述的FPGA可编程互连线延时分析方法，其特征在于，所述分析FPGA芯片中各可编程基本互连单元的连接关系的步骤具体为：

描述可编程互连线资源中，各基本互连单元中MUX的基本配置点、输入输出、功能配置信息、坐标信息、相互之间的连接关系。

5.根据权利要求2所述的FPGA可编程互连线延时分析方法，其特征在于，连线的RC模型的建立方法包括：按照基于版图走线层次的互连线种类来划分，每一层定义一种互连线模型；以L0作为线载模型的单位长度，构建单位长度的线载RC模型；软件模型中单位的坐标距离与相应的版图中连线的真实长度这两者之间存在一个固定的折算比例，在计算线载延时的时候，基于此折算比例和软件模型中所需要运算连线的虚拟长度，即可换算出所需要运算连线在物理版图上的真实长度，从而依据相应的线载RC模型，来换算出该段连线相应的RC延时模型结构。