[发明专利]高压隔离N型LDMOS器件及其制造方法

说明书

技术领域

本发明涉及半导体技术，特别涉及一种高压隔离N型LDMOS器件及其制造方法。

背景技术

高压隔离N型LDMOS(横向双扩散金属氧化物半导体管)器件由于设计灵活、比导通电阻(Rdson)低、响应速度快等优点，大量的应用在电源管理芯片设计中。高压隔离N型LDMOS器件与普通N型LDMOS器件相比，在其P型阱(P body)区域下会进行深N型阱(Deep N well，DNW)注入，以作为隔离用途。所以，高压隔离N型LDMOS的源端(source，N+)和P型阱引出端(bulk)所允许连接的电位可在0电位(ground)和漏端(drain)所加载的电位(一般为Vdd，线路最高电位)之间浮动。而普通N型LDMOS器件其源端(source，N+)和P型阱引出端(bulk)只能允许接0电位(与P型衬底电位相一致)。因此，高压隔离N型LDMOS器件设计较为灵活，用途广泛。但是，这种深N型阱(Deep N well，DNW)隔离P型阱(P body)区域的结构给高压隔离N型LDMOS器件的研发带来很大的困难，在考虑高压器件漏端漂移区(drain drift)满足器件耐压需求的同时，还要保证垂直方向上的PNP(P body-DNW-P型衬底)的穿通要求。

传统的高压隔离N型LDMOS器件剖面结构如图1所示，在P型衬底上形成有一深N型阱DNW，在所述深N型阱中形成有一P型阱，在所述P型阱同所述深N型阱DNW邻接区域上方形成有多晶硅栅，在位于所述多晶硅栅一侧的所述P型阱上形成有源端及体端，在位于所述多晶硅栅相反一侧的深N型阱上形成有漏端。图1中，虚线区域内为垂直方向上的PNP(P body-DNW-P型衬底)结构，点画线区域内为漏端N型漂移区(drain drift)，用以满足器件耐压需求。

传统的高压N型LDMOS器件的制造方法包括以下步骤：

一.在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成一个离子注入选择窗口；

二.进行N型离子注入及扩散，注入磷离子的剂量为6E12～1E13个/CM²、能量为1000Kev～2000Kev，扩散的温度为1100℃～1200℃、时间为5～10小时，在所述离子注入选择窗口下形成一深N型阱；

三.进行P型离子注入及扩散，在所述深N型阱一端形成P型阱；

四.形成浅沟槽隔离STI；

五.在所述P型阱同所述深N型阱DNW邻接区域上方形成多晶硅栅；

六.在位于所述多晶硅栅一侧的所述P型阱上形成源端及体端，在位于所述多晶硅栅相反一侧的深N型阱上形成漏端。

传统的高压N型LDMOS器件，是采用深推阱(thermal drive-in)的工艺方法，采用较高掺杂浓度6E12～1E13个/CM²、能量为1000Kev～2000Kev的深N型阱注入条件，并伴随强的推阱(thermal drive-in)工艺(温度为1100℃～1200℃、时间为5～10小时)，使深N型阱(Deep N well，DNW)在垂直方向上浓(体浓度达到1E15～1E16个/CM³)而深(深度由器件的耐压要求和P body的结深决定)，来确保PNP(P body-DNW-P型衬底)的穿通要求。但是为了满足器件耐压需求，深N型阱(Deep N well，DNW)也涵盖高压器件漏端漂移区(drain drift)。在确保垂直方向上的PNP(P body-DNW-P型衬底)穿通要求的同时，过深的深N型阱会导致器件漏端漂移区无法全耗尽(fully deplete)，器件的耐压只能依靠延长该区域的横向尺寸来满足。横向尺寸的增加直接会导致比导通电阻(Rdson)大幅增加，器件性能变差。器件的耐压要求越大，比导通电阻(Rdson)劣化越明显。

针对这种情况，现有技术中大多采用N型埋层+外延的工艺方法来满足器件在垂直方向上的PNP(P body-DNW-P型衬底)的穿通要求；对横向器件漏端漂移区(drain drift)，采用Resurf的方法来进行设计，以期达到器件的耐压与比导通电阻(Rdson)的优化，从而提升器件性能，但是，采用N型埋层+外延的工艺方法，以及Resurf的方法，成本较高。

发明内容

本发明要解决的技术问题是，能在小的横向尺寸下保证高压隔离N型LDMOS器件的耐压，优化比导通电阻，并且成本低。