[发明专利]一种提高共源极运算放大器频率特性的方法

说明书

技术领域

本申请涉及半导体器件制作，更确切的说，本发明涉及一种半导体器件侧墙(Spacer)刻蚀方法及使用该方法制作的半导体器件。

背景技术

互补金属氧化物半导体(CMOS)运算放大器是各种电路的基础单元之一。随着信息技术的发展，对于信息数据的处理速度要求越来越高，对其中采用的CMOS运算放大器的频率响应特性要求也越来越高。

然而，CMOS器件的寄生电容随着工作频率的升高会产生越来越大的负面作用，因此，如何减小寄生电容对CMOS运算放大器的影响，已经成为提高CMOS运算放大器频率响应特性的关键。

具体地，在电子技术中，通常用密勒电容来描述跨接在运算放大器的输出端与输入端之间的反馈电容C_C对运算放大器频率特性的影响，这种影响也常被称为密勒效应。

图1A示例性示出了一个运算放大器应用电路的示意图，其中，一个戴维南电源(即不考虑电路的内部细节的等效电路，只考虑其输出电压，如同一个电源)V_A通过一个戴维南电阻(即电阻)R_A连接到一个运算放大器1的正相输入端，并以输入电压V_in驱动该运算放大器1。该运算放大器1的输出端将输出电压V_out输出给一个作为负载的R_LC_L电路。假设放大器的电压增益为A_V，则V_out＝A_V*V_in。另外，该运算放大器1的正相输入端和输出端通过一个反馈电容C_C相连。表示接地。

图1B示例性示出了图1A的等效电路的示意图，其中，密勒效应是通过放大输入电容(这里反馈电容C_C即为等效输入电容)来起作用的，即，密勒电容C_M是一个等效电容，且密勒电容C_M为器件或者电路的等效输入电容(即反馈电容C_C)的(1+A_V)倍(即C_M＝C_C*(1+A_V))。这样，对于输入信号V_in来讲，运算放大器1的正相输入端看上去就相当于并联了一个很大的密勒电容C_M，因此会造成信号V_in高频部分的衰减。

尽管在实际应用电路中往往并不需要在运算放大器1的正相输入端和输出端之间连接反馈电容，然而，由于运算放大器1的正相输入端和输出端之间固有地存在寄生电容形式的反馈电容C_C，因此很小的反馈电容C_C即可造成器件或者电路的频率特性大大降低。

图2示例性示出了共源极运算放大器的基本电路的示意图，其通常由一个NMOS器件2和一个输出电阻R_out组成，该共源极运算放大器的输出端为该NMOS器件2的漏极端，该共源极运算放大器的输入端为该NMOS器件2的栅极端。在该共源极运算放大器的输出端和输入端之间，即该NMOS器件2的栅极端与漏极端之间存在寄生交叠电容C_gd，其形成一个反馈电容，因此，由于密勒效应，该寄生交叠电容C_gd会严重降低该共源极运算放大器的频率响应特性。因此，如何在确保器件其它性能不下降的前提下减小漏极端寄生交叠电容C_gd以便提高共源极运算放大器频率响应特性是本领域亟待解决的技术问题。

发明内容

为了解决上述技术问题，本申请提供了一种半导体器件侧墙刻蚀方法，所述方法包括：对对应于源极端上方、对应于漏极端上方以及栅极上方进行斜角引入反应物等离子体侧墙薄膜沉积，以形成覆盖对应于所述源极端上方、对应于所述漏极端上方以及所述栅极上方的侧墙薄膜，使得对应于所述漏极端上方的栅极侧壁上沉积的栅极侧墙的厚度大于对应于所述源极端上方的栅极侧壁上沉积的栅极侧墙的厚度；对对应于所述源极端上方、对应于所述漏极端上方以及所述栅极上方的所述侧墙薄膜同时进行刻蚀，以暴露对应于所述漏极端的第一LDD结构用于形成所述漏极端的部分和对应于所述源极端的第二LDD结构用于形成所述源极端的部分；以及对所述第一LDD结构和所述第二LDD结构的暴露部分分别进行重掺杂和退火工艺，从而分别形成与所述漏极端和所述源极端相对应的重掺杂离子区。

优选地，所述斜角引入反应物等离子体侧墙薄膜沉积的沉积程度可以通过调节反应物等离子体的引入方向朝对应于所述漏极端上方倾斜的角度和沉积时间来控制。