[发明专利]3D集成电路自动布局中TSV的中间区域定位方法

说明书

发明领域

本发明总体上涉及3D集成电路的设计及制造，更具体地，本发明涉及用于三维集成电路设计中的自动布局的方法，属于电路设计领域。

背景技术

集成电路的设计和制造水平一直在飞速的发展，如今已经可在单个芯片上集成数亿个晶体管。更具体的，根据摩尔定律的描述，先进的工艺水平已经达到纳米级。由于单个芯片上晶体管数量的增加，普通的2D集成电路会带来线路过长的问题，这使电路的运算速度降低，功耗增加。3D集成电路可以有效的减少线路长度，提高运算速度，降低功耗。

3D集成电路是一种新兴技术，通过在垂直方向上放置多个IC芯片来减少芯片的面积。同时多层芯片之间可以通过TSV(跨芯片层硅孔)使其单元进行层间的互联。只要TSV的位置放置的合理，这种基于TSV的3D集成电路技术可以有效的减少线网长度。

如图1所示为3D芯片示意图，3D集成电路是由顶层芯片1和底层芯片2堆叠而成的三维立体电路结构。电路中的标准单元4是电路的基本结构。某一层的3D电路芯片，其性质与普通2D芯片类似。标准单元4通过金属互联线6进行互联。2D电路中，所有通过金属互联线连接在一起的单元的集合统称为线网。3D集成电路中，所有单元都处在同一层的线网(类似2D电路的线网)即为单层线网。各个单元也是通过金属线互联。而3D电路中，有些分别处于不同层的单元也需要互联。由处于不同层的单元组成的线网叫做跨层线网，由标准单元4所组成的线网即为跨层线网。而处于不同层的单元需要互联时，可以利用TSV5(硅通孔)进行互联。

3D集成电路的上层与下层2D芯片的单元通过TSV进行互联，即TSV为连接跨层线网处于上层和下层单元的桥梁。TSV处于上层单元集合和下层单元集合的位置是互联效果的关键，优秀的TSV位置可以使互联得到大幅度的优化。故寻找TSV的理想位置成为了TSV定位的关键之一。

遗憾的是，现如今没有一种关于TSV定位的3D集成电路自动设计方法，因此，希望能够提供一种3D集成电路的自动设计方法。

发明内容

为了解决对3D集成电路中跨芯片层硅孔(TSV)位置的确定问题，本发明提出了一种3D集成电路自动布局中TSV的中间区域定位法。

本发明的方法中TSV的定位范围由位置由跨层线网的位置关系来确定，步骤如下：

A、分别以版图的上下两层芯片边缘建立水平直角坐标系；

B、分别确定出水平方向上两层芯片需要互联的单元所组成的范围矩形；

C、对跨层线网上下两层的范围矩形进行横纵坐标区间的与运算，计算中间区域；中间区域即为确定的TSV的布局范围。

所述的确定范围矩形的方法为：将所有单元在水平直角坐标系以坐标定位，计算出每一个线网中所有单元在横纵坐标方向上的最大和最小值，以这四个边缘值确定线网的范围矩形。

当所述的对于范围矩形的横坐标进行区间的与运算计算的结果不是空集时即确定上述横坐标的与运算结果为上述中间区域的横坐标区间；当所述的对于范围矩形的横坐标进行区间的与运算计算的结果为空集时，将恰好将两区间连起来的横坐标闭区间作为横坐标区间。

当所述的对于范围矩形的纵坐标进行区间的与运算计算的结果不是空集时即确定上述纵坐标的与运算结果为上述中间区域的横坐标区间；当所述的对于范围矩形的纵坐标进行区间的与运算计算的结果为空集时，将恰好将两区间连起来的纵坐标闭区间作为纵坐标区间。

上述横坐标区间和纵坐标区间所围成的矩形区域即是安装TSV的中间区域，可以在中间区域中的任意一点安装TSV。

本发明可以获得如下有益效果：

3D集成电路任意相邻的两层芯片中，在本发明中的跨层标准单元互联所形成的跨层线网，在其中间区域中插入的TSV，可使跨层线网的线网长度得到优化，从而提高电路的速度。

附图说明

图13D集成电路芯片剖面示意图；

图2第一种位置关系的两个线网；

图3第二种位置关系的两个线网；

图4第三种位置关系的两个线网；

图5第四种位置关系的两个线网；

图6跨层线网在上下层芯片的线网区域示意图；

图7区域运算示意图。