[发明专利]一种电感应的可变浅结作为源漏区的浮栅型快闪存储器

权利要求书

1.一种可变浅结作为源漏区的浮栅结构快闪存储器，其特征是存储器结构为：

在基底P型半导体材料上方的两侧设有重掺杂N型半导体区域分别构成源极、漏极，基底中央区域的正上方依次设有底部遂穿层、浮栅存储层和顶部阻挡层，顶部阻挡层上方设有控制栅极；其中，浮栅存储层采用分裂结构，位于沟道中央正上方的局部区域内，顶部阻挡层将浮栅存储层和源极、漏极隔离开；浮栅存储层和源、漏区之间P型基底的上方是厚的栅氧化层，其上方为控制栅极。沟道指基底中央区域的形状；P型基底与浮栅存储层之间的底部遂穿层在低场下防止浮栅存储层中存储的电荷向基底流失，在编程和擦除高场下使电荷通过底部遂穿层并到达浮栅存储层；控制栅极和浮栅存储层之间的顶部阻挡层是阻止浮栅存储层上存储的电荷流失到控制栅极；

底部遂穿层绝缘介质材料为：SiO₂2-8nm，HfO₂，Al₂O₃，ZrO₂或Ta₂O₃，其等效SiO₂厚度为2-8nm；

顶部阻挡层介质材料为：SiO₂/Si₃N₄/SiO₂，等效SiO₂厚度为12-20nm，SiO₂10-20nm，HfO₂，Al₂O₃，ZrO₂或Ta₂O₃，其等效SiO₂厚度为12-20nm；浮置栅存储层材料为：10-100nm的多晶硅或者硅纳米晶；控制栅极材料为：100-1000nm多晶硅或金属电极；厚栅氧化层绝缘介质材料为：SiO₂15-25nm，HfO₂，Al₂O₃，ZrO₂或Ta₂O₃，其等效SiO₂厚度为15-25nm。

2.可变浅结作为源漏区的浮栅结构快闪存储器的编程方法，其特征是采用双边的碰撞电离产生衬底热电子注入的编程方法，即在源极和漏极同时加一个相同的正电压脉冲，控制栅极加一个正电压脉冲，衬底接地；由于源极、漏极与P型基底之间的PN结反向偏置，来自源极和漏极的空穴在电场作用下向衬底运动，在加速的运动过程会产生大量的电子和空穴对；产生的电子在控制栅极正向电场下向P型基底表面运动，当获得足够能量后，通过底部遂穿层到达浮栅存储层，使存储单元的阈值电压增加。

3.可变浅结作为源漏区的浮栅结构快闪存储器的编程方法，其特征是采用FN机制进行编程，即在栅极和衬底之间加一个高的正电压脉冲，将源极和漏极浮空，在垂直正向电场作用下，衬底的电子达到P型基底的表面，当底部遂穿层的电场强度达到10MV/cm以上时，电子通过底部遂穿层到达浮栅并存储起来，存储单元的阈值电压相应提高。

4.可变浅结作为源漏区的浮栅结构快闪存储器的擦除方法，其特征是采用双边的带-带遂穿热空穴注入的擦除方法，即在源极和漏极同时加一个相同的正电压脉冲，栅极加一个负电压脉冲，衬底接地，则源极和漏极的耗尽区会产生带-带的空穴，空穴在耗尽区横向电场作用下获得足够能量，然后在控制栅极反向电场作用下通过底部隧穿层注入到浮栅存储层，和浮栅存储层中的电子进行复合，使存储单元的阈值电压降低；或采取-FN机制进行擦除操作，即在栅极和衬底之间加一个较高的负电压脉冲，将源极和漏极浮空，在控制栅反向电压作用下，当底部遂穿层的电场强度达到10MV/cm以上时，浮栅存储层上存储的电子通过底部遂穿层回到P型基底，存储单元的阈值电压相应降低。

5.可变浅结作为源漏区的浮栅结构快闪存储器进行读出操作时，其特征是控制栅极上施加一个正偏压，漏极上加一个0.1～0.5V的正偏压，则源极、漏极和浮栅存储层之间的P型基底表面出现了两个电子反型层，这两个极薄的电子反型区层可作为浮栅存储单元的扩展源极和漏极。当控制栅极电压设置在存储单元的编程和擦除状态对应的阈值电压之间，则根据读出的漏极电流的大小确定存储的信息是“1”或是“0”。

6.根据权利要求1所述的可变浅结作为源漏区的浮栅结构快闪存储器，其特征是存储器单元形成NAND型或NOR型存储阵列结构。