[发明专利]一种电感应的可变浅结作为源漏区的浮栅型快闪存储器

说明书

技术领域

本发明涉及一种新的非挥发性快闪存储器单元结构及其编程和擦除方法，特别提出了一种电感应的可变浅结作为源漏区的浮栅型快闪存储器及其操作方法。

背景技术

非挥发性快闪存储器已经广泛应用于U盘驱动器、MP3播放器、数码相机、个人数字助理、移动电话和手提电脑等各种便携式电子产品，高存储容量，低成本，低功耗的存储器已成为非挥发性快闪存储器发展的趋势。为了进一步提高存储密度，存储单元的尺寸在不断地缩小，然而当存储单元的沟道长度缩小到100nm以下时器件的短沟道效应就非常严重了。短沟道效应使MOSFET结构的存储单元的关断特性变差，导致存储单元不能正常工作。为了抑制短沟道效应，就必须要求存储单元的源、漏结深度和沟道长度同比例缩小。然而用传统的掺杂工艺来形成浅结是一个非常挑战的技术，在工艺中是很难实现的。Kawaura等人提出了一个电感应的可变浅结的MOSFET结构(即EJ-MOSFETs)可有效地解决这个问题。该EJ-MOSFETs结构有两个栅极，即顶部的大栅极和底部的小栅极。底部的栅极位于沟道上方的正中央，底部为栅氧化层，底部栅极的上方为顶部栅极，两个栅极之间为隔离的中间氧化层。当顶部栅极施加较高的电压，其下面的P型衬底靠近源漏区一侧分别形成反型层作为源、漏区的扩展区。这两个扩展区分别和源区和漏区连通，只有几个纳米的厚度。当底部栅极施加较小的电压就可使其下面的沟道反型，当漏极和源极之间施加电压，就会有电子从源极在电场作用下通过源极扩展区，沟道和漏极扩展区到达漏区，形成漏极电流。EJ-MOSFETs结构通过顶部栅极施加高电压产生极薄的反型层作为EJ-MOSFETs的实际的源、漏区可有效的减小短沟道效应，可在体硅衬底和SOI衬底上将栅极的长度缩小到10nm甚至几个nm。然而EJ-MOSFETs需要较高的顶部栅极电压，而且需要两个栅极的控制，从而限制了它的进一步应用。对于传统的浮栅型存储器由于短沟道效应，栅长也很难缩小到10nm以下。现在，栅长的缩比呈现出了饱和性，进一步通过减小存储单元尺寸来提高存储密度就会变得更加困难。本发明提出的一种电感应的可变浅结作为源漏区的浮栅型快闪存储器可有效解决传统浮栅型存储器的短沟道效应，可将栅长缩短至10nm以下，同时对该结构存储器提出了相应的编程和擦除方法，提高了编程/擦除了效率，降低了操作电压。

发明内容

本发明目的是：针对非挥发性浮栅结构快闪存储器，提出了一种可变浅结作为扩展源、漏区的浮栅结构的快闪存储器及其编程和擦除方法。该存储器有效地克服了器件栅长减小而带来的短沟道效应，可将存储器件的栅长缩小到10nm以下。

本发明的技术方案为：一种可变浅结作为源漏区的浮栅结构快闪存储器，其结构以及编程和擦除操作方法为：

在基底P型半导体材料上方的两侧设有重掺杂N型半导体区域分别构成源极、漏极，基底中央区域的正上方依次设有底部遂穿层、浮栅存储层和顶部阻挡层，顶部阻挡层上方设有控制栅极；其中，浮栅存储层采用分裂结构，位于沟道中央正上方的局部区域内，顶部阻挡层将浮栅存储层和源极、漏极隔离开；浮栅存储层和源、漏区之间P型基底的上方是厚的栅氧化层，其上方为控制栅极。沟道指基底中央区域的形状；P型基底与浮栅存储层之间的底部遂穿层在低场下防止浮栅存储层中存储的电荷向基底流失，在编程和擦除高场下使电荷通过底部遂穿层并到达浮栅存储层。控制栅极和浮栅存储层之间的顶部阻挡层是阻止浮栅存储层上存储的电荷流失到控制栅极。

底部遂穿层绝缘介质材料为：SiO₂2-8nm，HfO₂，Al₂O₃，ZrO₂或Ta₂O₃，其等效SiO₂厚度为2-8nm；

顶部阻挡层介质材料为：SiO₂/Si₃N₄/SiO₂，等效SiO₂厚度为12-20nm，SiO₂10-20nm，HfO₂，Al₂O₃，ZrO₂或Ta₂O₃，其等效SiO₂厚度为12-20nm；

浮置栅存储层材料为：10-100nm的多晶硅或者硅纳米晶；

控制栅极材料为：100-1000nm多晶硅或金属电极；