[发明专利]一种散热增益型堆叠式半导体组件

说明书

技术领域

本发明涉及一种半导体组件，尤其是一种具有凸块/凸缘层散热座及双集成电路的散热增益型堆叠式半导体组件，其包括半导体元件、散热座、黏着层、被覆穿孔及双集成电路。

背景技术

改善效能及降低尺寸与重量仍是电子系统领域持续追求的目标。目前已提出许多符合上述需求的技术方案，其通过使用不同结构、材料、设备、工艺节点及制作方法，以兼顾提高效能、实时上市及降低成本的考虑。在所有技术方案中，封装层级的技术创新被认为是最符合经济效益且最不耗时的选择。此外，当想要进一步将芯片尺寸降至纳米等级以下时，材料、设备及工艺开发等昂贵费用将导致该技术面临极大瓶颈，故目前已着重于封装技术，以满足更智能且更微小装置的需求。

如球门阵列封装(BGA)及方形扁平无引脚封装(QFN)的塑料封装通常是每一封装体中包含一枚芯片。为了提供更多功能并将信号延迟现象降至最低，目前可行的方式是将多枚芯片堆叠于一封装体中，以缩短互连长度(length of interconnection)并维持最小足印(footprint)。例如，叠置具有各自内存芯片的行动处理器晶粒，以改善元件速度、封装及功率消耗。此外，在模块中叠置多枚芯片的方式，可在不同工艺节点提供包括逻辑、存储、模拟、RF、整合型被动元件(IPC)及微机电系统(MEMS)等不同功能芯片，如28纳米高速逻辑及130纳米模拟。

虽然文献已报导许多三维封装结构，但仍有许多效能相关的缺失尚待改善。例如，在有限空间中叠置多个元件往往会面临到元件间噪声干扰(如电磁干扰)等不理想状况。据此，当元件进行高频率电磁波信号传输或接收时，上述问题将不利于堆叠元件的信号完整性。此外，由于半导体元件于高温操作下易产生效能衰退甚至立即故障的问题，因此包裹于热绝缘材料(如介电材)内的芯片所产生的热聚集会对组件造成严重损害。据此，目前亟需发展一种可解决电磁干扰问题、加速散热效果并维持低制作成本的堆叠式半导体组件。

Eichelberger的案号5,111,278的美国专利揭露一种三维堆叠式的多芯片模块，其是将半导体芯片设置于平坦基板上，并使用封装材料进行密封，其中该封装材料具有形成于连接垫上的盲孔。设置于封装材料上的导电图案是延伸至显露的打线垫，以便从模块上表面连接这些半导体芯片。该模块布有被覆穿孔，以连接上下电路，进而达到嵌埋式芯片的三维堆叠结构。然而，大部分塑料材料的导热性偏低，故该塑料组件会有热效能差且无法对嵌埋芯片提供电磁屏蔽保护作用的缺点。

Mowatt等人的案号5,432,677的美国专利、Miura等人的案号5,565,706的美国专利、Chen等人的案号6,680,529的美国专利及Sakamoto等人的案号7,842,887的美国专利揭露多种嵌埋式模块，以解决制作良率及可靠度问题。然而，该些专利案所提出的方案皆无法对散热问题提出适当的解决方式，或者无法对嵌埋式芯片提供有效的电磁屏蔽保护作用。

Hsu的案号7,242,092的美国专利及Wong的案号7,656,015的美国专利揭露一种组件，其是将半导体芯片容置于底部具有金属层的凹穴中，以加速嵌埋芯片的散热效果。除了该结构底部金属层散热效果有限的问题外，由于基板上的凹穴是通过对基板进行激光或电浆蚀刻而形成，故其主要缺点还包括形成凹穴时导致产量偏低及成本偏高的问题。

Enomoto的案号7,777,328的美国专利揭露一种散热增益型组件，其是通过微加工或磨除部分金属的方式，形成设置晶粒用的凹穴。金属板下凹深度控制不一致的现象易造成量产时产量及良率偏低的问题。此外，由于厚金属板会阻挡垂直连接至底表面的电性连接路径，故必须先形成布有通孔的树脂，接着再于金属块中形成金属化镀覆通孔。但此繁复的制程会导致制作良率过低及成本过高。

Ito等人的案号7,957,154的美国专利揭露一种组件，其是于开口内表面上形成金属层，以便可保护嵌埋的半导体芯片免于电磁干扰。与其它形成开口的方法一样，树脂开孔形成不一致的现象将导致此组件面临制备产量差及良率低的问题。此外，由于金属是通过电镀制程形成于开口中，故其厚度有限，对封装的热效能没什么改善效果。

有鉴于现有高功率及高效能半导体元件封装种种发展情形及限制，目前仍需发展一种符合成本效益、产品可靠、适于生产、多功能、提供良好信号完整性、具有优异散热性的半导体组件。

发明内容

本发明提供一种散热增益型堆叠式半导体组件，其包括一半导体元件、一散热座、一黏着层、一被覆穿孔、第一集成电路及第二集成电路。