[发明专利]具有散热座及增层电路的散热增益型半导体组件制备方法

说明书

技术领域

本发明是关于一种半导体组件的制备方法，尤其是指一种散热增益型半导体组件的制备方法，其中该组件包括半导体元件、散热座、黏着层及增层电路。

背景技术

为了整合行动、通信及计算功能，半导体封装产业面临极大的热、电及成本方面的挑战。例如，半导体元件在高温操作下易产生效率衰退及使用寿命缩短的问题，甚至可能立即因此障。虽然芯片级设计可持续降低操作偏压，有利于降低功率，但若在有限空间中整合更多功能时，此潜在解决方案往往无法符合需求。此外，当将半导体元件密集地封装在一起时，通常会衍生电磁干扰(EMI)或元件间干扰等不理想问题。据此，当元件进行高频率传输或接收时，上述问题会对元件信号完整性造成不好的影响。因此，目前亟需发展一种可提供足够散热效果、提高信号完整性、确保高可靠度并维持低制作成本的半导体组件。

为适应各种需求，目前已广泛发展出多种封装技术，例如，塑封球栅阵列电子封装(Plastic Ball Grid Array，PBGA)、方形扁平无引脚封装(Quad-Flat No-lead，QFN)、晶圆级封装(Wafer Level Package，WLP)及扩散型晶圆级封装(Fan-out Wafer Level Package，FOWLP)等。塑封球栅阵列电子封装(PBGA)是将一芯片及一多层连线基板包裹于塑料外壳中，并通过锡球接置于印刷电路板(PCB)上。此层压基板包括一通常含有玻璃纤维的介电层。芯片所释出的热需经由塑料外壳及介电层传至焊料球，进而再传至印刷电路板。然而，塑料外壳及介电层一般具有低导热性，因此PBGA的散热效果不佳。

方形扁平无引脚封装(QFN)是将芯片设置在一焊接于印刷电路板的铜质晶粒座上。芯片释出的热可经过铜质晶粒座而传至PCB。然而，打线I/O焊垫及导线架中介层的布线能力有限，因此QFN封装不适于高效率、高输入/输出(I/O)元件。

晶圆级封装(WLP)或晶圆级芯片尺寸封装(Wafer-Level Chip-Scale Packaging，WL-CSP)是指半导体芯片仍为晶圆形式的封装技术。由于晶圆级封装的尺寸与芯片本身相同，因此，此封装形式非常适于便携式方面的应用。晶圆级封装的典型特征在于芯片表面上的增层电路，以将周边的接触垫转化成更宽更大面积阵列的组件用端子。增层电路是直接形成于芯片表面上，且细微连接线有利于更大的布线密度，因此可以提高信号完整度。然而，半导体芯片的硅区域会严重局限晶圆级封装的连接电路，因此晶圆级封装不适于高引脚数元件。

Yokogawa的美国专利(专利案号3,903,590)公开一种组件，其是将半导体元件稳固地嵌埋于金属基板中，以提供一支撑平台。在此方法中，介电层及导线是覆盖于嵌埋芯片及金属基板上，以电性连接半导体芯片的接触电极。热会由芯片传经该金属基板，而该金属基板也可以对扩散型连线电路提供机械支撑力。虽然此法可提供支撑平台并解决热问题但在100℃至200℃下施加约370kg/cm²压力以将芯片压入金属块中的作业非常费工，且容易导致芯片受损。此外，由于芯片容易侧向位移，难以精准对位于金属基板中，且此法未使用固定嵌埋芯片用的接合材料，因此芯片与散热块间容易产生空隙及打线不均的问题。据此，该组件会有合格率损失(yield loss)偏高、可靠度低及成本过高的问题。

Eichelberger等人的美国专利(专利案号5,111,278)公开一种半导体芯片设置于基板平坦表面上的组件。在制作穿透封装材至接触垫以连接该等芯片的盲孔及内连线前，其会先于芯片正面及侧边覆盖上一层以上的封装/介电层。该基板可包括玻璃、陶瓷、塑料、硅及复合基板，而封装材可包括热塑及热固性材料。芯片释出的热需经过封装外壳及基板方能散至外界或PCB。由于塑料外壳及塑料材料的导热性一般偏低，因此，此组件散热效果差。此外，在进行层压前，半导体芯片是放置于平坦表面上，因此黏晶粒时发生的错位及增层工艺中层压导致芯片破裂的问题都会提高合格率损失度。