[发明专利]分裂栅极存储单元及其操作方法

说明书

技术领域

本发明涉及半导体存储器件，特别涉及一种分裂栅极存储单元及其操作方法。

背景技术

非易失性存储器指的是即使断电时仍然能够保持所存储的数据的储存器件。通常，非易失性存储器件包括可擦除可写入只读存储器(EPROM)、电可擦除可写入只读存储器(EEPROM)以及闪速EEPROM。目前存在两种基本类型的非易失性存储器存储单元结构：堆叠栅极和分裂栅极结构，其中分裂栅极存储单元因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。

图1示出了现有技术的一种分裂栅极存储器件的结构示意图，参考图1，所述存储器件包括两个存储单元M1和M2，形成于P型半导体衬底100上；所述半导体衬底100中形成有N型的第一扩散区120和第二扩散区130，所述第一扩散区120是由两个存储单元M1和M2共享的公共源极区，第二扩散区130是漏极区；所述存储单元M1和M2相对于第一扩散区120(即公共源极区)具有镜像结构。

具体地，每个存储单元M1、M2分别包括：位于所述第一扩散区120和第二扩散区130之间的沟道区140、浮栅150、控制栅160、栅极绝缘层170、形成于浮栅150上的多氧化物层180以及绝缘氧化层190。

其中，浮栅150为电隔离的栅电极，位于所述第一扩散区120和第二扩散区130之间的半导体衬底100上，并且所述浮栅150的第一侧与所述第一扩散区120部分重叠；控制栅160，位于所述浮栅150的第二侧与所述第二扩散区130之间的半导体衬底100上；绝缘氧化层190，位于所述控制栅160与所述浮栅150的第二侧之间并覆盖所述浮栅150的一个侧壁和沟道区140的一部分；栅极绝缘层170，位于所述浮栅150与半导体衬底100之间以使得所述浮栅150、控制栅160与半导体衬底100绝缘；多氧化物层180通过硅的局部氧化(LOCOS)工艺形成于浮栅150上。

在一种常规设计中，每个控制栅160均是沿行方向(如图1所示的A-A′方向)延伸的字线(WL，图1中未示出)且沿着行共同连接到每个存储单元。层间介质层110形成于存储单元M1和M2的上方。公共源极线220通过接触栓塞210连接至第一扩散区120(公共源极区)，所述公共源极线220沿着与控制栅160(即字线)相同的方向延伸。第二扩散区130(漏极区)通过位线BL连接，且沿列方向(如图1中所示的B-B′方向)延伸。

对上述的分裂栅极存储单元进行擦除操作时，通常利用Fowler-Nordheim(FN)隧穿技术将浮栅150中的电子通过绝缘氧化层190转移到控制栅160。也就是说，将不同的电压分别施加到控制栅160、第一扩散区120(公共源极区)、第二扩散区130(漏极区)和半导体衬底100上，以使得浮栅150放电。

图2示出了在擦除、写入以及读取操作时用于存储单元M1和M2的常规操作条件。具体地，参考图2，在读取操作过程中，将1.8V的电压施加到控制栅160，将0V的电压施加到第一扩散区120(公共源极区)和半导体衬底100，并且将0.8V的电压施加到第二扩散区130(漏极区)。

在写入操作过程中，将1.5V的电压施加到控制栅160，以激活控制栅160下方的沟道区140；此外，将0.5V的电压施加到第二扩散区130(漏极区)，将0V的电压施加到半导体衬底上，并将9V的电压施加到第一扩散区120(公共源极区)。

在擦除过程中，将第一扩散区120(公共源极区)、第二扩散区130(漏极区)和半导体衬底100的电压设定为0V，并将12V左右的电压施加到控制栅160上。控制栅160上的高电压产生触发FN隧穿的强电场，使得浮栅150中的电子通过绝缘氧化层190转移到控制栅160中。

在上述常规操作中，为实现对存储单元M1、M2的擦除，需要设计12V的供电电路。但是，12V供电电路中器件的尺寸比较大，且形成工艺复杂、成本较高。为形成12V器件的LDD(Lightly Doped Drain，轻掺杂漏极)结构，通常需要进行两次掺杂，因此就需要两个光罩。然而，由于光罩的成本较高，从而使得现有技术中制作分裂栅极存储单元的成本较高。

因此，如何减小分裂栅极存储单元的尺寸以及如何降低其制造成本就成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种分裂栅极存储单元及其操作方法，以有效地减小其尺寸以及降低其制造成本。

为解决上述问题，本发明提供一种分裂栅极存储单元，包括：