[发明专利]具有空气侧墙的CMOS 制作方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种具有空气侧墙的CMOS制作方法。

背景技术

随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，如何减小CMOS的能耗以减少发热和降低能耗成为人们关注的焦点。人们通过采用铜互连以取代铝互连以及采用镍硅化物取代钴硅化物等等措施来减小CMOS的能耗，提高互连速度。但随着技术的不断发展进步，需要有更多的新技术以取得更多的好处。

目前的CMOS工艺中普遍采用了二氧化硅或者氮化硅的侧墙，以控制离子注入的区域。现有技术中CMOS晶体管的制作方法，步骤如下：如图1a所示，在p型半导体衬底100上外延p型硅101，在外延p型硅中制作N阱102、P阱103以及隔离P阱103和N阱102的浅沟槽隔离104，在P阱103和N阱102中分别形成N⁺源/漏区105、P⁺源/漏区106和两侧具有氮化硅侧墙107的栅极108，如图1b所示，在上述结构上沉积介质层109，如图1c所示，采用光刻刻蚀，形成分别连通至N⁺源/漏区105、P⁺源/漏区106的接触孔110，图1d所示，在接触孔110内填充金属形成互连111。

现有CMOS中的侧墙使得器件的寄生电容增大，器件瞬态响应慢，影响反转延迟，开关所需能量大、能耗大。

发明内容

本发明的目的是提供一种具有空气侧墙的CMOS制作方法，以减小反转延迟，降低开关所需能量，减小能耗，提高CMOS的速度。

本发明的技术解决方案是一种具有空气侧墙的CMOS制作方法，包括以下步骤：

所述硅晶片包括NMOS区和PMOS区，所述NMOS区形成有P⁺源/漏区和NMOS栅极，所述PMOS区形成有N⁺源/漏区和PMOS栅极，所述NMOS栅极和PMOS栅极两侧都具有侧墙；

在上述结构上沉积第一介质层；

化学机械研磨第一介质层，直至去除所述侧墙顶部的一部分，在侧墙顶部形成释放口；

湿法刻蚀去除NMOS栅极和PMOS栅极两侧的侧墙；

在上述结构上沉积第二介质层；

采用光刻、刻蚀工艺，形成分别连通至N⁺源/漏区、P⁺源/漏区的接触孔；

在接触孔内填充金属形成互连。

作为优选：所述侧墙的材料为氮化硅或二氧化硅。

作为优选：所述第一介质层为二氧化硅或低介电常数薄膜，其厚度为3000-9000埃。

作为优选：所述第二介质层为二氧化硅或低介电常数薄膜，其厚度为3000-6000埃。

作为优选：所述释放口的宽度小于10nm。

作为优选：所述湿法刻蚀去除NMOS栅极和PMOS栅极两侧的侧墙采用磷酸。

与现有技术相比，本发明在CMOS制作过程中去除栅极两侧的二氧化硅或者氮化硅侧墙，形成空气侧墙，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，从而减小反转延迟；降低开关所需能量，减小能耗，提高CMOS的速度。

附图说明

图1a-1d是现有技术CMOS的制作流程中各个工艺步骤的剖面图。

图2是本发明具有空气侧墙的CMOS的制作流程图。

图3a-3g是本发明具有空气侧墙的CMOS的制作流程中各个工艺步骤的剖面图。

具体实施方式

本发明下面将结合附图作进一步详述：

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图2示出了本发明的具有空气侧墙的CMOS的制作流程。

请参阅图2所示，在本实施例中，具体步骤如下：