[发明专利]一种阻变式存储器单元

权利要求书

1.一种阻变式存储器单元，包括单极型RRAM和与之串联的作为开关的MOS晶体管，其中MOS晶体管制作在部分耗尽SOI衬底上。

2.如权利要求1所述的阻变式存储器单元，其特征在于，所述SOI衬底中绝缘体上的硅膜厚度为200nm～500nm。

3.如权利要求1所述的阻变式存储器单元，其特征在于，所述SOI衬底中绝缘体层的厚度为800nm～1μm。

4.如权利要求1所述的阻变式存储器单元，其特征在于，所述SOI衬底中的绝缘体层材料是二氧化硅。

5.如权利要求1所述的阻变存储器单元，其特征在于，所述MOS晶体管包括源端、漏端、栅介质层和栅极；所述单极型RRAM包括上、下金属层和夹在上下金属层之间的阻变材料层；所述单极型RRAM位于所述MOS晶体管上方，二者之间为隔离层，隔离层中开有金属通孔，该金属通孔将MOS晶体管的漏端和单极型RRAM的下金属层电连接。

6.如权利要求5所述的阻变存储器单元，其特征在于，所述MOS晶体管和单极型RRAM之间的隔离层是二氧化硅层。

7.如权利要求5所述的阻变存储器单元，其特征在于，所述单极型RRAM的阻变材料层的材料是氧化镍、二氧化锆或掺杂铜的二氧化硅。

8.如权利要求5所述的阻变存储器单元，其特征在于，所述单极型RRAM的上下金属层采用金属铂、金或铜。

9.权利要求1～8任一所述阻变存储器单元的编程和擦除方法，将所述MOS晶体管的源端接地，栅极连接字线；所述单极型RRAM一端的金属层与MOS晶体管的漏端电连接，另一端的金属层连接位线；编程时首先字线接入1V～2V高电平使MOS晶体管开启，然后位线接入5～7V的高电平引发MOS晶体管的浮体效应，使得单极型RRAM达到编程电压进行编程；擦除时字线接入2V～3V高电平，位线接入4V～6V的高电平引发MOS晶体管的浮体效应，使得单极型RRAM达到擦除电压进行擦除。