[发明专利]一种阻变式存储器单元

说明书

技术领域

本发明属于超大规模集成电路制造技术中的非易失存储器技术领域，具体涉及一种阻变式非易失存储器结构单元及其工作机制。

背景技术

半导体存储器是各种电子设备系统不可缺少的组成部分，而非易失半导体存储器具有能在断电情况下仍然保存数据的特性，因而被广泛运用于各种移动、便携式设备，如手机、笔记本、掌上电脑等。随着特征尺寸不断缩小，传统的浮栅结构渐渐接近瓶颈，而新型阻变式非易失存储器(Resistance Random Access Memory，简称RRAM)的出现为制造更小、更快、更节能的非易失存储器带来了新的希望。RRAM具有制备工艺简单、读写速度快、存储密度高、非易失以及与传统硅集成电路工艺兼容性好等优势，具有十分巨大的应用潜力。

RRAM是基于一些材料的电诱导阻变效应发展起来的非易失存储器。它以简单的MIM(Metal-Insulator-Metal，金属-绝缘体-金属结构)电容结构为功能器件，其中绝缘层材料具有电诱导阻变特性，其电阻会在特定外加电信号下发生可逆变化。电阻由高阻态(OFF-state)向低阻态(ON-state)转变，此编程过程为编程(Set)操作；电阻由低阻态向高阻态转变，此编程过程称为擦除(Reset)操作。根据Set/Reset编程过程发生的电压极性相同与否，RRAM主要分单极型(unipolar)和双极型(bipolar)两种。其中单极型RRAM在Set/Reset过程电压极性相同，双极型则相反。

1T1R(one transistor one RRAM)是目前常见的RRAM架构，即一个记忆体RRAM与一个作为开关的晶体管(MOSFET)的漏端串联，此晶体管称为选择管。现有的1T1R单元选择管制作在体硅衬底上，RRAM制作在选择管上方，中间有一层厚的氧化隔离层。由于RRAM编程所需要的Set/Reset电流较大，为了提供足够大的饱和区电流，必须将选择管MOSFET的宽长比做得很大，不利于存储器的高密度集成。

发明内容

本发明的目的是提供一种阻变式存储器单元，可以降低选择管的宽长比，从而使存储器阵列的集成度增加。

上述目的是通过如下技术方案实现的：

一种阻变式存储器单元，包括单极型RRAM和与之串联的作为开关的MOS晶体管，其中MOS晶体管制作在部分耗尽SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底上。

进一步的，所述SOI衬底中绝缘体上的硅膜厚度优选为200nm～500nm。

所述SOI衬底中绝缘体层的厚度为800nm～1μm。该绝缘体层通常是二氧化硅。

本发明的阻变存储器单元的一个典型结构是：所述MOS晶体管制作于部分耗尽SOI衬底上；所述MOS晶体管包括源端、漏端、栅介质层和栅极；所述单极型RRAM包括上、下金属层和夹在上下金属层之间的阻变材料层；所述RRAM位于所述MOS晶体管上方，二者之间为隔离层，隔离层中开有金属通孔，该金属通孔将MOS晶体管的漏端和RRAM的下金属层电连接。

一般的，MOS晶体管和RRAM之间的隔离层是二氧化硅层。RRAM的阻变材料层可以采用但不限于氧化镍、二氧化锆、掺杂铜的二氧化硅等材料，上下金属层可以采用惰性金属，例如铂、金、铜等。

本发明主要利用了SOI衬底上制作的MOS晶体管所具有的浮体效应(Floating Body Effect)，这样的MOS晶体管作为选择管，可以在小尺寸的情况下为RRAM提供较大的编程电流。所谓浮体效应，又称Kink效应，主要发生在部分耗尽SOI器件中(全耗尽SOI器件没有此效应)，表现为MOSFET饱和区电流的突然增大(参见文献KOICHI KATO，TETSUNORI WADA，ANDKENJI TANIGUCHI，Analysis of Kink Characteristics in Silicon-on-Insulator MOSFET’S Using Two-Carrier Modeling，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.SC-20，NO.1，FEBRUARY 1985)。其物理机制为：漏端高电压导致碰撞电离加剧，产生大量电子-空穴对，其中电子被漏端电场吸引走，空穴则移动到电势较低的中性体区，导致体区电势升高，源体结正偏，使得阈值电压降低，漏端电流增加。