[发明专利]一种微加热装置及形成方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种为待检测器件升温的微加热装置及形成方法。

背景技术

随着集成电路的集成度不断提高，集成电路中的器件密度和电流速率变得越来越高，集成电路会产生越来越高的能量。因此，集成电路中器件的高温可靠性变得越来越重要，越来越多的对集成电路的测试需要在较高温度下进行。例如，对金属互连线的电迁移检测、对栅介质层的与时间相关的电介质测试、器件的高温寿命测试等，都需要在较高温度下进行，以便能获得在较高温度下器件的电学性能。

传统的电迁移检测、与时间相关的电介质测试、器件的高温寿命测试等通过封装级可靠性测试(Package level reliability test)来完成，但是这种电迁移评价方法需要对样品划片后进行芯片封装并装入烘箱测试。在这个装配过程中，由于静电放电而导致操作性损坏的可能性非常大，消耗硅片。在评价过程中，从芯片封装到评价完成需要几周时间，这就使我们不能对金属互连线的质量进行在线实时监控。晶圆级可靠性测试(Wafer-level reliability test)则可以避免电迁移评价过程中周期过长的问题。

下面以金属互连线电迁移测试装置为例对现有的晶圆级可靠性测试过程中对器件进行加热的方法进行说明。所述金属互连线电迁移测试装置的具体结构如图1所示，包括：进行电迁移可靠性测试的待检测金属互连线10，位于所述待检测金属互连线10两端的金属互连层21和22，所述金属互连层21具有第一加载节点F1和第一感测节点S1，所述金属互连层22具有第二加载节点F2和第二感测节点S2。首先通过在第一加载节点F1和第二加载节点F2之间施加偏置电压，产生电流，然后通过第一感测节点S1和第二感测节点S2分别感测第一加载节点F1、第二加载节点F2之间施加偏置电压后产生的电压，进行电迁移可靠性测试。

通常，利用传统互连线电迁移测试装置进行互连线晶圆级可靠性测试是在室温环境中进行的，因此需要通过图1中互连线电迁移测试装置的第一加载节点F1和第二加载节点F2向图1中互连线电迁移测试装置施加一个非常大的电压，进而在图1中金属互连线电迁移测试装置中产生非常大的电流，利用焦耳电热效应使得测试装置周围的环境温度上升至673.15开尔文左右，因此施加在互连线电迁移测试装置上的电流与测试装置的温度有直接的关系。施加在互连线电迁移测试装置上的电流一部分用于产生焦耳电热，另一部分用于测试互连线的失效时间，而这两部分电流通过同一电源提供，因此无法准确确定用于进行互连线失效时间测量时用于产生热量的电流大小，从而无法准确的控制施加在互连线电迁移测试装置上的温度，无法利用所述装置准确推断出不同温度下互连线电迁移的失效时间，导致互连线电迁移评价的不准确。更多关于检测金属互连线电迁移的测试装置和方法请参考公开号为US2004/0036495A1的美国专利申请。

发明内容

本发明解决的问题是提供一种为待检测器件升温的微加热装置，可独立的利用微加热装置进行加热，使得待检测器件受热均匀，且温度可控。

为解决上述问题，本发明实施例提供了一种微加热装置，包括：

半导体衬底，所述半导体衬底具有正面和与正面相对的背面，位于所述半导体衬底正面上的待检测器件；

贯穿所述半导体衬底的导电沟槽，所述导电沟槽围绕所述待检测器件设置，所述导电沟槽用于为待检测器件加热。

可选的，所述导电沟槽的图形为同心环，所述同心环至少包括一个环，所述待检测器件位于所述同心环导电沟槽的中心。

可选的，还包括，位于所述半导体衬底正面的金属互连层，位于所述半导体衬底背面的再分配层，所述每一个环状导电沟槽的一端与金属互连层电学连接，所述每一个环状导电沟槽的另一端与再分配层电学连接。

可选的，所述导电沟槽的图形为螺旋形，所述待检测器件位于所述螺旋形导电沟槽的中心。

可选的，还包括，位于所述半导体衬底正面的金属互连层，位于所述半导体衬底背面的再分配层，所述螺旋状导电沟槽的一端与金属互连层电学连接，所述螺旋状导电沟槽的另一端与再分配层电学连接。

可选的，所述金属互连层和再分配层分别与外部控制电路电学连接。

可选的，所述待检测器件上连接有导电插塞和导电互连层，利用所述导电插塞和导电互连层使得所述待检测器件与外部检测电路电学连接。

可选的，所述导电沟槽内的导电材料为多晶硅、钨或铜。

可选的，所述待检测器件为MOS晶体管、存储器件、发光器件、电容、电感、电阻、导电互连线或集成电路。