[发明专利]MOS器件的形成方法及其形成的MOS器件

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种MOS器件的形成方法及利用上述方法形成的MOS器件。

背景技术

MOS器件是集成电路中的基本元件之一。近年来，半导体行业中出现了采用硅-锗作为源、漏极提高MOS器件性能。已知，在单轴压缩应变从硅-锗源区和漏区直接施加于晶体管的沟道区时，PMOS晶体管的性能可以得到改进。单轴拉伸应变加于沟道区时，NMOS晶体管的性能可以得到改进。

图1至图3所示为现有技术中的采用硅-锗作为源、漏极的MOS器件的制作步骤中形成的各结构示意图。首先，参考图1，所示为普通的MOS结构的截面图。具体地，该结构包括：半导体衬底10、形成在衬底10上的栅极绝缘层11以及栅极12，该栅极绝缘层11以及栅极12的侧边形成有绝缘侧壁13。接着，参考图2，利用自对准，干法刻蚀去除源极及漏极区域的部分半导体衬底10，以备后续形成硅-锗源极与漏极。然后，参考图3，在上述步骤中刻蚀形成的区域上，利用外延法生长硅-锗，以形成源极14与漏极15结构。

然而，本发明人发现，上述做法存在一些缺陷，具体地，图2刻蚀过程中，在半导体衬底10中，即源极与漏极区域分别与半导体衬底10的交接处，尤其是角的区域，会形成一些缺陷。而在后续离子注入形成掺杂区时，为防止离子在硅-锗中扩散过快，需对该源极与漏极进行低温控制，而该缺陷在该低温不能进行很好修复，作为缺陷带入到MOS器件中。这种MOS器件在使用过程中，容易发生源区和漏区向衬底中漏电现象，导致器件的性能变差。

有鉴于此，实有必要提出一种新的MOS器件的形成方法，解决现有的MOS器件在制作过程中，源极与漏极存在缺陷，在使用过程中会出现漏电现象。

发明内容

本发明解决的问题是提出一种新的MOS器件的形成方法，解决现有的MOS器件在制作过程中，源极与漏极存在缺陷，在使用过程中会出现漏电现象。

为解决上述问题，本发明提供一种MOS器件的形成方法，包括：

提供半导体衬底；所述半导体衬底至少包括三个区域，其中，第一区域用于形成栅极区，与第一区域相邻的第二区域、第三区域分别用于形成源区与漏区；

利用外延法使所述第一区域的半导体衬底向外延伸生长出外延层；

利用各向同性刻蚀法刻蚀所述外延层形成沟道区；

利用外延法在第二区域、第三区域生长硅-锗，分别形成硅-锗源区结构、漏区结构；

对所述硅-锗源区结构、漏区结构进行掺杂。

可选地，对所述硅-锗源区结构、漏区结构进行掺杂步骤包括轻掺杂与重掺杂，分别形成轻掺杂区与重掺杂区。

可选地，利用外延法生长出外延层步骤包括：

在所述半导体衬底上依次形成第一介电层与第二介电层；所述第一介电层与所述第二介电层材质不同；

在第二介电层上定义出栅极区域；去除所述栅极区域的所述第一介电层与第二介电层形成第一开口；

利用外延法在所述第一开口内生长所述外延层，所述外延层未填充满所述第一开口；

淀积第三介电层并去除所述第一开口外的第三介电层，所述第三介电层与所述第二介电层材质不同；

去除所述第二区域与第三区域的第二介电层。

可选地，利用各向同性刻蚀法刻蚀所述外延生长的半导体衬底形成沟道区步骤后，还进行去除第二区域、第三区域的第一介电层步骤，之后进行利用外延法在第二区域、第三区域生长硅-锗，分别形成硅-锗源区结构、漏区结构。

可选地，利用外延法在第二区域、第三区域生长硅-锗，分别形成硅-锗源区结构、漏区结构步骤后，对所述硅-锗源区结构、漏区结构进行重掺杂步骤前，还进行：

在所述硅-锗源区结构、漏区结构及所述第三介电层上形成第四介电层并进行抛光至暴露出所述第三介电层；所述第四介电层与所述第三介电层材质不同；

去除所述第三介电层以形成第二开口；

淀积栅极绝缘材质及栅极材质以形成栅极绝缘层与栅极层，并去除第二开口外的栅极绝缘材质及栅极材质；

去除所述硅-锗源区结构、漏区结构上的所述第四介电层。

可选地，对所述硅-锗源区结构、漏区结构进行掺杂步骤包括：

对所述硅-锗源区结构、漏区结构进行轻掺杂；

在所述栅极绝缘层与栅极层的两侧边形成侧墙；

对所述硅-锗源区结构、漏区结构进行重掺杂，使得所述侧墙下形成轻掺杂区，剩余的所述硅-锗源区结构、漏区结构里形成重掺杂区。