[发明专利]一种万兆以太网变速箱Fifo读写控制及容错系统

权利要求书

1.一种10GEthernet Gearbox Fifo读写控制及容错系统，其包括：PCS接收设备和与其通过接口总线XSBI连接的收发器；所述PCS接收设备包括Demux模块、同步头查找模块、解扰模块、Gearbox Fifo变速模块和64B/66B解码模块；所述Demux模块、所述同步头查找模块、所述解扰模块、所述Gearbox Fifo变速单元和所述64B/66B解码模块依次连接；其特征在于，所述Gearbox Fifo变速单元包括：数据fifo、控制fifo、超短帧处理模块、超长帧处理模块、丢帧头处理模块、丢帧尾处理模块、读写选择模块和监控数据模块；所述超长帧处理模块和所述丢帧尾处理模块都分别与所述数据fifo和所述控制fifo连接；所述控制fifo分别对所述读写选择模块和所述监控数据模块进行控制；所述数据fifo与所述读写选择模块连接；所述数据fifo向所述监控数据模块传输fifo empty/almost full信号以及监控写数据fifo的sof信号。

2.根据权利要求1所述的系统，其特征在于，所述同步头查找模块找到64B/66B编码后形成2bit同步头。

3.根据权利要求1所述的系统，其特征在于，所述超短帧处理模块，若帧长小于64bytes并大于8bytes时，则写入Gearbox Fifo；若帧长小于等于8bytes时，丢弃帧。

4.根据权利要求1所述的系统，其特征在于，所述超长帧处理模块，设置计数器，所述计数器记录帧周期数，若帧周期数超过256周期，则对帧做截断处理。

5.根据权利要求1所述的系统，其特征在于，所述丢帧头处理模块，对帧的SFD进行检测，若检测不到SFD，则不进行写数据操作；所述SFD为帧定界byte。

6.根据权利要求1所述的系统，其特征在于，所述丢帧尾处理模块，当帧没有帧结束标记时，如果此时fifo almost full信号拉高，则强制此帧写操作完成。

7.根据权利要求1所述的系统，其特征在于，所述读写选择模块采用数据fifo信号和与其异步的控制fifo信号对所述Gearbox Fifo变速单元的读写进行操作。

8.根据权利要求1所述的系统，其特征在于，所述监控数据模块产生fifo empty信号，对所述Gearbox Fifo变速单元进行复位。

9.根据权利要求1-8所述的系统，其特征在于，所述系统使用型号为lx130t的fpga芯片。