[发明专利]一种万兆以太网变速箱Fifo读写控制及容错系统

说明书

技术领域

本发明属于网络通信领域，具体讲涉及一种10GEthernet GearboxFifo读写控制及容错系统。 

背景技术

10GEthernet PCS(物理编码)子层位于协调子层(通过GMII)和物理介质接入层(PMA)子层之间，它将经过完善定义的以太网MAC功能映射到现存的编码和物理层信号系统的功能上并和上层RS/MAC层的接口XGMII连接，与下层PMA接口使用的是PMA服务接口。 

一般来说，可以通过上层配置寄存器选择10GBASE的类型：10GBASE-X、10GBASE-R、10GBASE-W。10GBASE-X使用一种特紧凑包装，4个接收器和4个在1300nm波长附近以大约25nm为间隔工作的激光器，每一对发送器/接收器在3.125Gbit/s速度(数据流速度为2.5Gbit/s)；10GBASE-R是一种使用64B/66B编码的串行接口，数据流为10.000Gbit/s(开销体现在2bit同步头上)，因而产生的时钟速率为10.3125Gbit/s；10GBASE-W是广域网接口，与SONET OC-192兼容，其时钟为9.953Gbit/s数据流为9.585Gbit/s。 

在复杂的网络设备中，很多因素会导致PCS层接收到的码流失真，也就是线路信号质量衰减引起的数据跳变错误，这些因素包括：光模块波长类型不匹配、光纤长度过长、多次使用分光设备、网络设备过热引起的信号质量问题等等。若PCS层不采取任何容错方法 进行处理，那么会导致PCS层功能异常，而绝大部分问题出现在PCS层的Gearbox Fifo变速模块中，因为其它几个模块为流水操作，而Gearbox Fifo变速模块包括一个跨时钟域fifo，容易出现模块死锁现象，所以Gearbox Fifo的操作就显得十分重要。 

发明内容

为克服上述缺陷，本发明提供了一种10GEthernet Gearbox Fifo读写控制及容错系统，避免因为线路信号质量问题带来的误读写或控制出错的问题。 

为实现上述目的，本发明提供一种10GEthernet Gearbox Fifo读写控制及容错系统，其包括：PCS接收设备和与其通过接口总线XSBI连接的收发器；所述PCS接收设备包括Demux模块、同步头查找模块、解扰模块、Gearbox Fifo变速模块和64B/66B解码模块；所述Demux模块、所述同步头查找模块、所述解扰模块、所述Gearbox Fifo变速单元和所述64B/66B解码模块依次连接；其改进之处在于，所述Gearbox Fifo变速单元包括：数据fifo、控制fifo、超短帧处理模块、超长帧处理模块、丢帧头处理模块、丢帧尾处理模块、读写选择模块和监控数据模块；所述超长帧处理模块和所述丢帧尾处理模块都分别与所述数据fifo和所述控制fifo连接；所述控制fifo分别对所述读写选择模块和所述监控数据模块进行控制；所述数据fifo与所述读写选择模块连接；所述数据fifo向所述监控数据模块传输fifo empty/almost full信号以及监控写数据fifo的sof信号。 

本发明提供的优选技术方案中，所述同步头查找模块找到 64B/66B编码后形成2bit同步头。 

本发明提供的第二优选技术方案中，所述超短帧处理模块，若帧长小于64bytes并大于8bytes时，则写入Gearbox Fifo；若帧长小于等于8bytes时，丢弃帧。 

本发明提供的第三优选技术方案中，所述超长帧处理模块，设置计数器，所述计数器记录帧周期数，若帧周期数超过256周期，则对帧做截断处理。 

本发明提供的第四优选技术方案中，所述丢帧头处理模块，对帧的SFD进行检测，若检测不到SFD，则不进行写数据操作；所述SFD为帧定界byte。 

本发明提供的第五优选技术方案中，所述丢帧尾处理模块，当帧没有帧结束标记时，如果此时fifo almost full信号拉高，则强制此帧写操作完成。 

本发明提供的第六优选技术方案中，所述读写选择模块采用数据fifo信号和与其异步的控制fifo信号对所述Gearbox Fifo变速单元的读写进行操作。 

本发明提供的第七优选技术方案中，所述监控数据模块产生fifoempty信号，对所述Gearbox Fifo变速单元进行复位。 

本发明提供的第八优选技术方案中，所述系统使用型号为lx130t的fpga芯片。