[发明专利]一种用于场区总剂量抗辐射加固的工艺

说明书

技术领域

本发明涉及一种抗辐射加固工艺，尤其是一种用于场区总剂量抗辐射加固的工艺，具体地说是用于体硅CMOS和SOI（绝缘体上硅）材料的场区总剂量抗辐射加固工艺，属于集成电路的技术领域。

背景技术

在集成电路中，场区主要用于器件之间隔离作用，场区主要由SiO₂介质构成，同时在场区上有多晶条通过，这个结构同集成电路中常规的MOS管结构非常相似，一般可以将其认为是由场区介质层作为栅氧结构的MOS管结构。这个MOS管结构通常被称为MOS场管，其拥有较高的开启电压（一般情况下达到电路工作电压2倍以上）。

在辐射环境下，MOS器件受辐射产生性能退化和失效，其主要原因为：二氧化硅层积累正电荷（即氧化物陷阱电荷）和二氧化硅界面上引入了界面陷阱电荷。二氧化硅层中的正空间电荷积累：当高能粒子穿过栅电极进入二氧化硅时，与原子发生碰撞，使之电离产生电子-空穴对。若栅电极相对于衬底为正偏压，在电场作用下，电子向栅极-SiO₂界面运动，由于电子的寿命与迁移率之积渐大，除部分与空穴复合外，大部分离开SiO₂层，被栅极收集。空穴由于其寿命和迁移率之积较小，在运动过程中不是与电子重新复合，就是被SiO₂层中的空穴陷阱所捕获。由于Si-SiO₂界面势垒高度很高，Si不能向SiO2中提供电子，这样就在Si-SiO₂界面积累引起正的空间电荷层。由于上述原因导致Si/SiO₂界面态产生和MOS场管开启电压漂移，通常情况NMOS场管开启电压减小失去隔离作用。

在传统的CMOS集成电路工艺中，场区介质通常由LOCOS（局部硅氧化）热氧化的二氧化硅所构成，其主要形成工艺流程图A-1~A-5所示：

（1）、第1步如图1所示，P型硅材料1先经过热氧化形成薄SiO₂层2，然后采用LPCVD淀积（低压化学气相淀积）形成氮化硅层3；

（2）、第2步进行涂光刻胶4，曝光形成硅槽刻蚀窗口，并将窗口内通过LPCVD淀积的氮化硅层3刻蚀掉，如图2所示；

（3）、第3步如图3所示，进行湿氧氧化形成厚度0.5μm~0.9μm的热二氧化硅7，其作为场区隔离介质；

（4）、第4步如图4所示，LPCVD多晶硅淀积，多晶硅掺杂后，通过光刻腐蚀工艺在场区上形成掺杂多晶硅条5。

（5）、第5步如图5所示，通过离子注入工艺在场区的两边形成MOS源漏重掺杂区6。

通过以上主要的5个工艺过程形成了MOS场管结构。由于场区隔离介质使用热二氧化硅材料，在大剂量的辐射条件下产生大幅的开启电压漂移，最为显著的是NMOS场管的开启电压显著下降，甚至场管处于完全导通状态，失去了隔离性能。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种用于场区总剂量抗辐射加固的工艺，其工艺步骤简单，能使MOS场管在大剂量辐射条件下开启电压漂移量减小，保持隔离特性的有效性，安全可靠。

按照本发明提供的技术方案，一种用于场区总剂量抗辐射加固的工艺，所述总剂量抗辐射加固工艺包括如下步骤：

a、提供衬底，并所述衬底表面形成第一二氧化硅层；

b、在上述第一二氧化硅层上设置复合材料层，所述复合材料层为非晶硅材料层与第二二氧化硅层相交错分布形成，所述复合材料层通过非晶硅材料层与第一二氧化硅层相接触；

c、对上述复合材料层进行刻蚀，形成场区隔离结构；

d、对上述形成场区隔离结构的复合材料层上淀积多晶硅，对所述多晶硅掺杂后，通过刻蚀所述多晶硅在场区上形成多晶硅条；

e、通过在衬底表面形成多晶硅条表面离子注入形成源漏重掺杂区，所述源漏重掺杂区位于复合材料层的两侧。

所述非晶硅材料层通过LPCVD淀积或等离子溅射设置在第一二氧化硅层上。

在所述非晶硅材料层上通过PECVD淀积第二二氧化硅层，并通过多次的非晶硅材料层及第二二氧化硅层设置形成厚度为0.5μm~0.9μm的复合材料层。

所述复合材料层通过LPCVD进行多晶硅淀积。所述衬底的材料包括体硅或SOI硅。

所述非晶硅材料层的厚度为20~50nm。所述步骤d中，淀积得到多晶硅的厚度为300~500nm。

所述源漏重掺杂区在衬底内的结深为100~500nm。所述第一二氧化硅层的厚度为10~40nm。所述第一二氧化硅层通过热氧化形成于衬底的表面。