[发明专利]减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法有效
| 申请号： | 201110386845.5 | 申请日： | 2011-11-29 |
| 公开（公告）号： | CN103137482A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 石亮;孙张虎;施晓东;瞿学峰 | 申请（专利权）人： | 和舰科技（苏州）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 北京连和连知识产权代理有限公司 11278 | 代理人： | 贺小明 |
| 地址： | 215123 江苏省苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 减小 沟槽 功率 晶体管 多晶 顶端 方法 | ||
1.一种减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，其特征在于，包括以下步骤：
步骤1：提供一基底，所述基底上表面设置有外延层，所述外延层上表面设置有垫层氧化层，所述垫层氧化层上表面设置有硬罩幕层；
步骤2：采用光刻在所述硬罩幕层上定义出沟槽区域；然后采用蚀刻在位于所述硬罩幕层的沟槽区域下方的所述垫层氧化层上继续定义沟槽；
步骤3：在所述步骤2最终形成的沟槽基础上，进一步采用蚀刻在位于所述垫层氧化层的沟槽下方的所述外延层上形成用作栅极的沟槽；
步骤4：在所述步骤3的形成用作栅极的沟槽基础上，去除所述硬罩幕层；
步骤5：在所述步骤4的基础上，在所述外延层的上表面设置栅极氧化层；然后在所述栅极氧化层的上表面沉积用于填充沟槽的多晶硅；
步骤6：蚀刻所述步骤5中用于填充沟槽的多晶硅以形成栅极，同时在沟槽内多晶硅顶端形成V型槽；
步骤7：在所述步骤6的基础上形成的栅极的上表面沉积用于填充V型槽的多晶硅；
步骤8：蚀刻所述步骤7中沉积的多晶硅以形成栅极。
2.根据权利要求1所述的减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，其特征在于，所述基底为N+衬底，所述外延层为N-外延层。
3.根据权利要求1所述的减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，其特征在于，所述垫层氧化层上方的硬罩幕层是采用化学气相沉积的方法形成。
4.根据权利要求1所述的减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，其特征在于，所述步骤2中采用光刻定义沟槽区域的具体方法为：将光刻胶涂覆在所述硬罩幕层上，并构图沟槽区域，使用光刻胶腐蚀所述硬罩幕层，在所述硬罩幕层上定义出沟槽区域。
5.根据权利要求1所述的减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，其特征在于，所述步骤5中沉积的多晶硅厚度为6K。
6.根据权利要求1所述的减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，其特征在于，所述步骤7中沉积的多晶硅厚度为3K。
7.根据权利要求1或2或3或4或5或6所述的减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，其特征在于，完成所述步骤8后，还可以继续重复所述步骤7和所述步骤8。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于和舰科技（苏州）有限公司，未经和舰科技（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110386845.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种新型荧光粉喷涂机喷嘴组件
- 下一篇：节水花洒
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
