[发明专利]减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法。

背景技术

目前，功率晶体管大量应用于大功率开关器件，此种器件一般采用垂直导电结构。在器件的物理结构方面，沟槽型结构是其中的一种典型结构，且应用广泛。

沟槽型功率晶体管的栅极位于沟槽内，当形成栅极时，需要向沟槽内填充多晶硅。在传统工艺中，多晶硅沉积厚度约为6K。因为沟槽很深(深度＞1.0um)，因此多晶硅填充沟槽后，沟槽内的多晶硅顶端面在水平方向上的高度低于源极。经过多晶硅蚀刻制程后，沟槽内多晶硅表面则形成凹陷的V型槽，并且沟槽宽度越宽，V型槽凹陷越严重。此V型槽会影响开关器件漏电流，增加栅极上方的Cont(接触器)阻值，进而影响开关器件的开关速度以及功耗，同时栅极上方ILD(内层介电层)厚度会随着V型槽的凹陷增加而增加，此状况会缩小Cont蚀刻制程窗口，当凹陷达到一定程度后，更有可能会使得ILD厚度太厚而无法蚀刻干净，以致Cont无法良好连接到栅极，导致开关器件失效。

目前有两种可以解决上述问题的改进工艺：第一种是增加多晶硅沉积厚度(约10K)，但是此工艺在增加成本的同时，效果并不显著；第二种是在多晶硅蚀刻之前，增加一步多晶硅CMP(Chemical Mechanical Polishing，化学机械研磨)制程，此制程使沟槽内的多晶硅与源极上方的多晶硅几乎处于同一水平位置，蚀刻时可以明显改善V型沟槽，但是多晶硅CMP成本较高。

发明内容

针对上述问题，本发明的目的是提供一种成本低、效果显著的减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法。

为达到上述目的，本发明采用如下技术方案：

一种减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，包括以下步骤：

步骤1：提供一基底，所述基底上表面设置有外延层，所述外延层上表面设置有垫层氧化层，所述垫层氧化层上表面设置有硬罩幕层；

步骤2：采用光刻在所述硬罩幕层上定义出沟槽区域；然后采用蚀刻在位于所述硬罩幕层的沟槽区域下方的所述垫层氧化层上继续定义沟槽；

步骤3：在所述步骤2最终形成的沟槽基础上，进一步采用蚀刻在位于所述垫层氧化层的沟槽下方的所述外延层上形成用作栅极的沟槽；

步骤4：在所述步骤3的形成用作栅极的沟槽基础上，去除所述硬罩幕层；

步骤5：在所述步骤4的基础上，在所述外延层的上表面设置栅极氧化层；然后在所述栅极氧化层的上表面沉积用于填充沟槽的多晶硅；

步骤6：蚀刻所述步骤5中用于填充沟槽的多晶硅以形成栅极，同时在沟槽内多晶硅顶端形成V型槽；

步骤7：在所述步骤6的基础上形成的栅极的上表面沉积用于填充V型槽的多晶硅；

步骤8：蚀刻所述步骤7中沉积的多晶硅以形成栅极。

进一步地，所述基底为N+衬底，所述外延层为N-外延层。

进一步地，所述垫层氧化层上方的硬罩幕层是采用化学气相沉积的方法形成。

进一步地，所述步骤2中采用光刻定义沟槽区域的具体方法为：将光刻胶涂覆在所述硬罩幕层上，并构图沟槽区域，使用光刻胶腐蚀所述硬罩幕层，在所述硬罩幕层上定义出沟槽区域。

进一步地，所述步骤5中沉积的多晶硅厚度为6K。

进一步地，所述步骤7中沉积的多晶硅厚度为3K。

进一步地，完成所述步骤8后，还可以继续重复所述步骤7和所述步骤8。

本发明采用以上技术方案，其具有以下优点：本发明在传统工艺基础上，增加一次多晶硅的沉积，即在第一次多晶硅蚀刻完成后，再沉积一层多晶硅填充V型槽，然后再蚀刻。本发明可以大大减小V型槽的凹陷深度，达到减小栅极上方Cont电阻以及防止Cont无法连接栅极而导致开关器件失效，它可以广泛应用于沟槽型功率晶体管沟槽内栅极的形成中。

附图说明

图1至图6是传统工艺中在沟槽型功率晶体管中沉积多晶硅以形成栅极的工艺步骤流程图。

图7至图8是本发明减小传统工艺中沟槽型功率晶体管沟槽内多晶硅顶端V型槽的工艺步骤流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如图1～图8所示，本发明提供一种减小沟槽型功率晶体管沟槽内多晶硅顶端V型槽的方法，包括以下步骤：