[发明专利]拥有低压逻辑器件和高压器件的芯片制造方法

说明书

技术领域

本发明涉及半导体技术，特别涉及一种高压金属氧化物半导体器件的制造方法。

背景技术

随着集成电路的发展，单芯片系统集成成为趋势。这就需要在一块芯片上同时拥有低压逻辑器件(如微处理器MCU的智能控制电路)和高压器件(模拟或高压电路)。

但是在实际的芯片制造工艺中，高压器件的厚栅极氧化层成长会引入额外的高温长时间热过程和湿法刻蚀过程，导致相关粒子注入条件的变化，硅基板应力变化诱发晶格缺陷发生及表面硅消耗，从而引起严重的低压逻辑器件电特性及可靠性性能变化。现有拥有低压逻辑器件和高压器件的芯片制造方法的解决方案都集中在将高压器件的厚栅极氧化层成长发生在浅沟道隔离(STI)之后，低压逻辑器件栅极氧化层成长之前，通过粒子注入条件的调整来弥补高压器件的厚栅极氧化层成长所引起的变化，这样就存在工艺复杂危险性高的弊病。

发明内容

本发明要解决的技术问题是提供一种拥有低压逻辑器件和高压器件的芯片的制造方法，能消除厚栅极氧化层成长导致的低压器件电特性及可靠性性能变化等风险。

为解决上述技术问题，本发明的拥有低压逻辑器件和高压器件的芯片的制造方法，包括以下步骤：

一.硅衬底的一侧为高压器件区域，另一侧为低压逻辑器件区域，在硅衬底上成长厚栅极氧化层，然后在厚栅极氧化层上面形成保护硬质掩膜层；

二.将低压逻辑器件区域的保护硬质掩膜层及厚栅极氧化层去除露出硅衬底，保留高压器件区域的厚栅极氧化层及保护硬质掩膜层；

三.在低压逻辑器件区域的硅衬底上以及高压器件区域的厚栅极氧化层顶部保护硬质掩膜层上形成保护氧化层；

四.利用高压器件区域的厚栅极氧化层作为对准基准，进行高压器件阱注入及热过程；

五.在高压器件区域及低压逻辑器件区域的保护氧化层上形成沟道隔离硬质掩膜层；

六.形成浅沟道隔离；

七.浅沟道隔离内场区氧化层沉积及化学机械研磨和沟道隔离硬质掩膜层剥离，使高压器件区域的硅衬底上依次为厚栅极氧化层、保护硬质掩膜层和保护氧化层，低压逻辑器件区域的硅衬底上为保护氧化层；

八.在低压逻辑器件区域进行低压CMOS阱注入及开启电压调节注入；

九.将低压逻辑器件区域的保护氧化层去除，露出硅衬底，同时将高压器件区域的保护硬质掩膜层上的保护氧化层去除；

十.将高压器件区域的硬质掩膜层去除，露出高压器件区域的厚栅极氧化层；

十一.在低压逻辑器件区域的硅衬底上生长低压栅极氧化层。

本发明的拥有低压逻辑器件和高压器件的芯片制造方法，高压器件的厚栅极氧化层成长发生在浅沟道隔离(STI)形成之前，厚栅极氧化层上面形成保护硬质掩膜层，在确保厚栅极氧化层厚度的精确控制之下，完全消除了厚栅极氧化层成长导致的低压器件电特性及可靠性性能变化等风险。同时高压器件的厚栅极氧化层可以用来作为后续光刻工艺的对准基准(Alignment Key)，节省了一张常规的对准基准掩模板(Alignment Key mask)，使总的光刻掩模板数减少一块，工艺进一步优化。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对本发明或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是在厚栅极氧化层上面形成保护硬质掩膜层示意图；

图2是将低压逻辑器件区域的保护硬质掩膜层及厚栅极氧化层去除露出硅衬底示意图；

图3是形成保护氧化层示意图；

图4是进行高压器件阱注入及热过程示意图；

图5是在保护氧化层上形成沟道隔离硬质掩膜层示意图；

图6是形成浅沟道隔离示意图；

图7是浅沟道隔离内场区氧化层沉积及化学机械研磨和沟道隔离硬质掩膜层剥离示意图；

图8是在低压逻辑器件区域进行低压CMOS阱注入及开启电压调节注入示意图；

图9是将保护氧化层去除示意图；

图10是将高压器件区域的硬质掩膜层去除，露出高压器件区域的厚栅极氧化层示意图；

图11是在低压逻辑器件区域的硅衬底上生长低压栅极氧化层示意图。

具体实施方式