[发明专利]CMOS半导体器件及其制造方法有效
申请号: | 201110389208.3 | 申请日: | 2011-11-30 |
公开(公告)号: | CN102437158A | 公开(公告)日: | 2012-05-02 |
发明(设计)人: | 曹永峰 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L27/092 | 分类号: | H01L27/092;H01L21/8238 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 吴世华;张龙哺 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | cmos 半导体器件 及其 制造 方法 | ||
1.一种CMOS半导体器件,包括:
NMOS晶体管,其衬底具有(100)/<110>织构;
PMOS晶体管,其衬底外延生长在该NMOS晶体管衬底上,具有(110)/<111>织构;
反应离子刻蚀工艺形成的沟槽,形成于该PMOS晶体管衬底上,其深度与该PMOS衬底厚度相等;
GeSi外延层,生长在该沟槽中,其厚度至少可填满该沟槽深度。
2.如权利要求1所述的CMOS半导体器件,其特征在于,所述沟槽截面形状为矩形。
3.如权利要求1或2所述的CMOS半导体器件,其特征在于,所述GeSi外延层厚度超出所述沟槽深度100埃以上。
4.一种制造如权利要求1所述的CMOS半导体器件的方法,包括如下步骤:
1)以(100)/<110>织构作为NMOS晶体管的衬底,在该衬底上生长(110)/<111>织构作为PMOS晶体管的衬底;
2)以反应离子刻蚀工艺形成沟槽,该沟槽深度与该PMOS衬底厚度相等;
3)以选择性外延工艺在该沟槽中生长GeSi外延层,该外延层厚度应至少可填满该沟槽深度。
5.如权利要求4所述的制造CMOS半导体器件的方法,其特征在于,所述步骤2)具体包括:以反应离子刻蚀工艺形成截面形状为矩形的沟槽,并使该沟槽底部落在所述NMOS晶体管的衬底与PMOS晶体管的衬底的接触面上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110389208.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的