[发明专利]用于集成电路封装的引线框及相应的封装器件

说明书

技术领域

本发明涉及芯片封装技术，尤其涉及将芯片与晶振封装在一个封装体的技术。

背景技术

人们对电子设备轻薄小的追求使得业界对器件模块化或者说集成度提出了更高的要求。除了不断改善芯片封装工艺使封装后的器件更加薄和小，依据电路功能将更多器件封装在一个塑封体内形成层叠封装（package on package）也是达成上述目的的手段之一，将芯片与晶振封装在一个塑封体内便是一个例子。

常规的集成电路，一个塑封体内只封装一个或多个芯片，很少将芯片和晶振封装在一起，这主要是因为晶振在封装时占据的立体体积较大，常规的引线框无法满足需求。图1是常规的具有8个引脚的小外形封装（SOP）引线框的结构示意。如图所示，该引线框包括小岛120、设置在小岛周围的8个内引脚111～118，其中小岛120是通过打凹工艺形成。如果不考虑晶振的体积，利用图1所示意的引线框将芯片和晶振封装在一起依然存在问题，现结合图2说明。图2是利用图1所示意的引线框同时封装晶振和芯片时的截面结构示意。如图，半导体芯片40置于小岛120的下方，晶振50置于小岛120的上方。在芯片40和引脚110之间进行键合打线即形成引线60。这种结构中，引线60的中部很容易与小岛120的边沿1201接触，从而导致电路短路失效或者产生其它可靠性的问题。由于引脚110和芯片40之间的高度差较大，引线的中部与小岛的边沿接触的问题更容易发生在小岛120的横向宽度较宽的时候。

我国专利CN200920286409.9公开了一种可将芯片40和晶振50封装在一个塑封体内且可避免上述问题的引线框。

发明内容

有鉴于此，本发明提供一种用于集成电路封装的引线框，包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，其特征在于，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构。

优选地，所述引线框用于同时封装芯片与晶振，所述小岛的第一表面用于设置芯片，与所述第一表面相对的第二表面用于设置晶振，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。

本发明还提供一种用于集成电路封装的引线框阵列，所述阵列由多个引线框组成，所述引线框包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，其中，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构。

优选地，所述引线框用于同时封装芯片与晶振，所述小岛的第一表面用于设置芯片，与所述第一表面相对的第二表面用于设置晶振，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。

优选地，在所述连接筋的切筋线上形成有若干圆槽。

本发明还提供一种封装器件，所述封装器件包括引线框、芯片、晶振、和与所述引线框相匹配的封装体，其中，所述引线框包括小岛、环绕在小岛周围的若干引脚、以及自所述小岛延伸出的连接筋，在所述若干引脚中的两个引脚上，设置有加宽部，所述连接筋的端部形成分叉结构，所述芯片设置在所述小岛的第一表面，所述晶振设置在与所述小岛的第一表面相对的第二表面。

优选地，所述芯片与所述若干引脚的全部或部分键合，所述晶振与设有所述加宽部的两个引脚键合。

本发明所述的引线框，其可同时焊接晶振与芯片。此外，由于在与晶振键合的引脚上至少要键合晶振的部分被加宽，因此确保了晶振焊接的可靠性。

附图说明

图1是常规的具有8个引脚的小外形封装（SOP）引线框的结构示意。

图2是利用图1所示意的引线框同时封装晶振和芯片时的截面结构示意。

图3是根据本发明一个示例性实施例的集成电路封装结构的引线框的示意图。

图4是图3中所示的引线框包含内引脚307和308以及连接筋的第二端部321的A部分的局部示意图。

图5是在图3所示的引线框上设置了晶振和芯片的示意图，其中芯片没有示意出。

图6是根据本发明的由引线框形成的引线框阵列的示意图。

具体实施方式

以下将结合附图进一步阐述本发明。附图仅为示意，并不用以限定其中各部件的具体形状和大小。

先行说明的是，尽管以下说明以平面框架结构的引线框为例进行说明，但并不以此为限制。实际应用中，本发明也可应用于非平面框架结构。在此，术语“平面框架结构”指的是小岛、内引脚、以及连接筋在同一个平面的引线框结构。