[发明专利]记忆胞的检测方法

说明书

技术领域

本发明涉及半导体装置的检测技术，且特别涉及动态随机存取记忆装置(dynamic random access memory device，DRAM device)的一种记忆胞(memory cell)的检测方法。

背景技术

动态随机存取记忆装置(dynamic random access memory device，DRAM device)为一种挥发性记忆装置。在动态随机存取记忆装置内的数字数据的储存系通过充电与放电此动态随机存取记忆装置内的电容(capacitor)而执行。而当供应至动态随机存取记忆装置的电源关闭时，储存于动态随机存取记忆装置内的记忆胞内的数据将完全消失。动态随机存取记忆装置的记忆胞通常包括至少一场效晶体管(field effect transistor，FET)与电容。上述电容用于储存动态随机存取内存装置的记忆胞内的讯号。

动态随机存取记忆装置的记忆胞内通常存在有漏电流(off-state currents)问题，因而影响了记忆胞的功能并降低了包括此记忆胞的动态随机存取记忆装置的良率。因此，通常会施行电性量测(electrical measurements)以检测动态随机存取记忆装置的记忆胞的多种电性特征(electrical characteristic)。然而，上述相关电性量测通常是在形成内连接触物(interconnecting contacts)与位线(bitlines)后施行，而这些内连接触物与位线是在晶体管与电容制作后才形成，因而并无法实时检测记忆胞的功能并可能增加相关制造成本。

发明内容

有鉴于此，便需要一种记忆胞的检测方法，以实时检测如动态随机存取记忆装置的记忆胞。

依据一实施例，本发明提供了一种记忆胞的检测方法，包括：

提供半导体基板，该半导体基板具有形成于其内的电容以及形成于其上的晶体管，其中该晶体管电性连结于该电容；通过光学量测系统以检测该电容的顶面的尺寸及该电容与电性连结于该电容的该晶体管间的间距，进而得到第一量测值与第二量测值；以及比较该第一量测值及该第二量测值与该电容与该晶体管的设计规格，以判定包括该电容与该晶体管的记忆胞的功能。

为让本发明上述目的、特征及优点能更明显易懂，下文特举较佳实施例并配合所附的图式作详细说明。

附图说明

图1为俯视示意图，显示了依据本发明一实施例的动态随机存取记忆装置内的记忆胞数组的布局情形；

图2显示了沿图1内线段2-2的剖面情形；

图3为流程图，显示了依据本发明的一实施例的动态随机存取记忆装置内的一种记忆胞的检测方法；

图4为俯视示意图，显示了依据本发明一实施例的动态随机存取记忆装置的记忆胞数组的布局情形；以及

图5显示了沿图4内线段5-5的剖面情形。

主要组件符号说明

100～半导体基板；

102～沟槽；

104～N型掺杂多晶硅；

106～N型掺杂区/埋入板；

108～介电层；

110～埋入N型井区；

112～P型井区；

114、116～扩散区；

118～通道；

120～节点扩散区；

122～埋入带；

124～浅沟槽隔离物；

150～晶体管；

168～绝缘环；

C～电容；

G～闸堆栈物；

P1、P2～电容的相对较小的宽度；

W1、W2～电容与其电性相连的晶体管间的间距；

S1、S2、S3、S4、S5～步骤。

具体实施方式

图1为俯视示意图，显示了依据本发明一实施例的动态随机存取记忆装置内的记忆胞数组的布局情形。如图1所示，在此记忆胞数组的布局情形包括了规则地设置于半导体基板100之内与之上的数个电容(capacitor)C与数个闸堆栈物(gate stack)G。这些电容C可为形成于半导体基板100内深沟槽电容(deep trench capacitor)，而这些闸堆栈物则属于数个晶体管150(请参见图2)的一部分，其形成于半导体基板100的顶面上且部分覆盖其邻近的这些电容C的顶面。此时，这些闸堆栈物G的整个顶面以及这些电容C的部分顶面为露出的，在其上并未形成有额外膜层。