[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201110400079.3 | 申请日： | 2011-12-06 |
| 公开（公告）号： | CN103151249A | 公开（公告）日： | 2013-06-12 |
| 发明（设计）人： | 韩秋华;李凤莲 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;顾珊 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，且在所述半导体衬底上形成有虚拟栅极结构；
在所述半导体衬底上沉积一层间介电层，研磨所述层间介电层以露出所述虚拟栅极结构的顶部；
在所述虚拟栅极结构上形成一多晶硅层；
在所述层间介电层上形成一牺牲层，以覆盖所述多晶硅层，蚀刻所述牺牲层以露出所述多晶硅层的顶部；
蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构；
在所述半导体衬底上依次形成第一功函数金属层和金属层，并覆盖所述NMOS区上的所述多晶硅层；
研磨所述金属层和所述第一功函数金属层，以露出所述NMOS区上的所述多晶硅层的顶部；
蚀刻所述NMOS区上的所述多晶硅层和所述虚拟栅极结构；
在所述半导体衬底上依次形成第二功函数金属层和金属层；
研磨所述金属层以及所述第二功函数金属层和所述第一功函数金属层，以露出所述层间介电层。
2.根据权利要求1所述的方法，其特征在于，采用选择性外延生长工艺形成所述多晶硅层。
3.根据权利要求1所述的方法，其特征在于，所述多晶硅层的厚度为400-600埃。
4.根据权利要求1所述的方法，其特征在于，采用旋涂工艺形成所述牺牲层。
5.根据权利要求1或4所述的方法，其特征在于，所述牺牲层为一有机材料层。
6.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺回蚀刻所述牺牲层。
7.根据权利要求6所述的方法，其特征在于，所述回蚀刻在露出所述多晶硅层的顶部时终止。
8.根据权利要求1所述的方法，其特征在于，在蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构之前，还包括：在所述牺牲层上形成一光致抗蚀剂层，图形化所述光致抗蚀剂层以露出所述PMOS区。
9.根据权利要求8所述的方法，其特征在于，在形成所述第一功函数金属层和所述金属层之前，还包括：采用灰化工艺去除所述光致抗蚀剂层和所述牺牲层。
10.根据权利要求1所述的方法，其特征在于，所述第一功函数金属层和所述第二功函数金属层包括一层或多层金属。
11.根据权利要求1所述的方法，其特征在于，所述第一功函数金属层和所述第二功函数金属层的构成材料包括氮化钛、钛铝合金或氮化钨。
12.根据权利要求1所述的方法，其特征在于，所述金属层的材料包括铝。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110400079.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
